10641

Последовательностные схемы или дискретные автоматы с памятью

Реферат

Информатика, кибернетика и программирование

Последовательностные схемы или дискретные автоматы с памятью Сигнал на выходе автомата с памятью в дальнейшем – автомата в каждый момент времени определяется не только комбинацией входных сигналов в данный момент времени но и состоянием самого автомата в этот мом

Русский

2013-03-29

279 KB

48 чел.

Последовательностные схемы или дискретные автоматы с памятью

 

Сигнал на выходе автомата с памятью (в дальнейшем – автомата) в каждый момент времени определяется не только комбинацией входных сигналов в данный момент времени но и состоянием самого автомата в этот момент времени. Это состояние является результатом воздействия входных сигналов в предыдущие моменты времени. Выход автомата определяется последовательностью изменения входных сигналов. Т.е. автоматы - это устройства с памятью. В отличие от аналоговых устройств, влияние состояния автомата на его выход не является следствием инерционности устройства, а результатом фиксации состояния в памяти автомата и оно может сохраняться там очень долго.

Математическое описание автоматов производится с помощью уравнений состояния.

Пусть в момент времени t состояние будет Q(t) и входной сигнал X(t). Тогда состояние в момент определяется уравнением

, где F - оператор перехода.

Автоматы в зависимости от их свойств условно разделяют классы:

По условиям формирования выходов:

- выход определяется только состоянием автомата т. е.  - автомат Мура;

- выход определяется состоянием автомата и входом т. е.  - автомат Мили.

По условиям изменения состояния:

- изменение происходит с изменением входных сигналов – не тактируемые или асинхронные;

- изменение происходит с изменением тактового (стробирующего) сигнала – тактируемые или синхронные, , где С(t) – тактовый импульсный сигнал.

Тактовый сигнал обычно имеет постоянный период Т (постоянную частоту), который для обеспечения достоверности фиксируемой информации (состояний) должен быть больше времени переходных процессов по изменению состояния автомата. При постоянном Т состояния в моменты времени Т, 2Т, 3Т и т.д. могут просто индексировать номером периода: .

Помимо операторов перехода дискретные автоматы могут быть описаны с помощью таблиц и графов состояния. Автоматы Мили задаются таблицами перехода состояний и таблицами выходов, аналогичными таблицам истинности для комбинационных схем или таблицам переходов, автоматы Мура – только таблицами переходов. В таблицах переходов в первой строке записывают все возможные состояния автомата в момент времени t, в первой колонке – все возможные комбинации входных сигналов в момент времени t. В клетках внутренней части таблицы заносят состояния, получающиеся в момент t+ Δt при воздействии соответствующих входных сигналов на автомат, находящийся в соответствующем состоянии.

Как на графах, так и в таблицах состояния и сигналы могут быть представлены либо в символьном виде, либо в двоичных одно- или многоразрядных кодах.

Состояния

Входы

Q1(t)

Qn(t)

X1(t)

Q1,1(t+Δt)

Q1,n(t+Δt)

Xm(t)

Qm,1(t+Δt)

Qm,n(t+Δt)

 

Используют также таблицы истинности, аналогичные комбинационным схемам, но в отличие от них, в качестве входов рассматриваются также выходы автомата.

Изображение состояний автомата с помощью графов.

На графе переходов состояния автомата изображаются окружностями или вершинами графа, переходы между состояниями – направленными дугами, называемыми ветвями или ребрами графа. В вершинах графа указывается состояние автомата, на дугах ветвей – сигналы, вызывающие переход из состояния в котором начинается ветвь в состояние, в котором она заканчивается. Направление перехода указывается стрелкой. Выходной сигнал для автомата Мили записывается в конце ветви перехода, входной, вызвавший соответствующий переход, записывают в начале ветви. Выходной сигнал на графе автомата Мура указывают возле соответствующей вершины.

Структурная схема автоматов

Х – входные сигналы, У – выходные, КС – комбинационная схема, П – память, Q - состояние памяти (внутреннее состояние автомата) в момент времени t, Q+ - сигналы возбуждения памяти или состояние памяти в момент времени , С – тактовый сигнал.

 Триггеры

Триггер ( переводится как защелка) – дискретная схема с обратной связью, имеющая два устойчивых состояния. Используется как элемент памяти и составляющая часть схем управления.

RS – триггер

Элемент управляемый двумя сигналами:

SSET – установка в единичное состояние,

R - RESET - установка в нулевое состояние.

Если S=1, R=0 то Q=1; если S=0, R=1 то Q=0; если же S=0, R=0 то выход сохраняет состояние, предшествовавшее переходу обоих входных сигналов в нулевое состояние. Единичное состояние одновременно оба входа принимать не должны.

Таблица переходов для этого элемента

 Q (t)

S,R

Q

S

Q

Q

R

R

S

запр

запр

Таблица истинности для

Q+

Q

S

R

0

0

1

Z

1

0

1

Z

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

Z – запрещенная комбинация S, R.

Уравнение для единичного состояния триггера

В базисе ИЛИ, НЕ

В базисе И, НЕ

Соответствующие схемы будут иметь вид

 

Граф состояний RS- триггера

 

Относится к асинхронным или не тактируемым автоматам Мура.

RS-триггеры легко реализуются как на элементах ИЛИ-НЕ так и на элементах И-НЕ. На функциональных схемах они изображаются как

Управление триггером, выполненным на элементах И-НЕ производится сигналами низкого уровня, как и показано на схеме. При высоком уровне R, S состояние триггера сохраняется.

Имеются также уже «готовые» устройства, в частности, (555, 561, 564) ТР2. В сериях 561, 564 в ИС ТР2 четыре RS – триггера с тремя состояниями на выходе объединены общим сигналом разрешения выхода.

Временная диаграмма работы триггера на элементах И-НЕ приведена ниже.

Принцип «защелки» реализуется следующим образом: при подаче на S вход триггера, реализованного на элементах И-НЕ и управляемого низкими уровнями сигналов R, S, логического нуля на выходе первого элемента И-НЕ устанавливается единица, она же приходит на вход второго элемента И-НЕ. При высоком уровне R на выходе этого элемента установится логический ноль, который приходит по обратной связи на второй вход первого элемента И-НЕ, фиксируя («защелкивая») на его выходе логическую единицу и запрещая изменение Q при изменении S. Состояние триггера изменится только при низком R=0. При подаче на оба входа логического нуля, на обоих выходах триггера будут логические единицы, триггер находится как бы в неустойчивом состоянии. Изменение одного из входов приведет его в устойчивое состояние.

Наличие положительных обратных связей повышает крутизну фронтов сигналов на выходах триггера. Иногда его используют именно для этой цели. Также достаточно часто применяют RS-триггер для устранения «дребезга» контактов реле, кнопок и т.п.

Влияние эффекта «состязаний» или «гонок» на работу триггеров.

Явление неодновременности изменения выходных сигналов логических элементов при одновременном изменении их входных сигналов называют состязанием ЛЭ. Состязание, приводящее к возникновению ложных коротких импульсов называют критическим.

Если в комбинационных схемах учитывать время переходного процесса и снимать результат только по окончании переходных процессов, то на достоверности результата эффект состязаний не отражается. Наличие же ложных импульсов может существенно изменить работу автоматов. Поэтому при формировании управляющих сигналов в автоматах одним из основных требований является исключение критических состязаний.

Пример возникновения ложных импульсов при формировании сигнала для идеального случая синхронного изменения сигналов (см. а) и при возникновении небольшого смещения их, вызванного задержкой на реальных элементах (см. б)

 

При разработке устройств, свободных от критических состязаний, необходимо стремиться к тому, чтобы в каждый момент времени возможно было изменение только одного входного сигнала. При минимизации логических функций с помощью матриц Карно для исключения критических состязаний необходимо, чтобы все соседние единичные клетки покрывались хотя бы одним общим кубом. Пример, при единичных значениях х1, х2 и изменении х3 из за разного времени перехода сигнала с 0 в 1 и с 1 в 0 (для ТТЛ первое больше второго) имеем на каждое изменение х3 ложный импульс (см. рис.). По диаграмме Вейча объединяя все соседние единицы, получаем . При единичных х1 и х2 получаем  и импульсы отсутствуют.

Возникновение ложных импульсов проверяют путем событийного моделирования работы устройства. При таком моделировании задают время задержки перехода выхода ИС из нулевого в единичное состояние и из единичного в нулевое в соответствии с паспортными данными ИС и моделируют изменение выходного сигнала при изменении входных по логическим функциям с учетом времени задержки изменения состояния выходов элементов.

Q+

L

D

Q

 0

1

0

1

0

0

1

1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

DL – триггер

Имеет два входа: D – (Data) информационный и L – (Load) загрузка. При L=1 выход триггера принимает значение D, причем, при изменении D выход также будет изменяться. При L=0 выход сохраняется. Таблица истинности и матрица Карно представлены на рисунках.

Логическая функция для схемы, свободной от состязаний, имеет вид:

.

В базисе И-НЕ  . Полученный триггер называют триггером Эрла. Он имеет максимальное быстродействие и широко используется в асинхронных (потенциальных) регистрах.

Исходную логическую функцию Q+ можно также преобразовать следующим образом:

Последней функции соответствует схема которая имеет меньшее быстродействие по

сравнению с триггером Эрла, но не требует инверсии L, имеет прямой и инверсный выходы, и меньше элементов.

Как видно по схеме, при L=1 триггер становится комбинационной схемой для D (“прозрачным» для сигнала D). При переходе L c единичного на нулевой уровень на выходе Q будет зафиксировано то значение D, которое он имел в момент перехода.

(Лучше дать через RS – триггер ??. См. уже готовую таблицу истинности)

Синтез автоматов на примере D-L-R триггера

Как видно, составляющей частью последней схемы является RS – триггер, управляемый низкими уровнями сигналов. Один из методов синтеза автоматов заключается в использовании простых триггеров во внутренней структуре автомата и разработке к ним комбинационных схем для формирования управляющих сигналов триггерам и сигналов выхода. Логические функции, описывающие сигналы управления, называются функциями возбуждения. Таблицы истинности и функции возбуждения для  сигналов D-L триггера, приведенного на схеме, с учетом низкого активного уровня этих сигналов имеют вид:

L

D

1

1

1

0

1

1

0

1

0

0

1

1

0

1

0

1

, .

Реализация этих функций соответствует приведенной выше схеме.

R

L

D

1

1

1

0

1

1

1

1

1

1

0

1

0

0

0

0

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

Зачастую в регистрах используют DL – триггеры с общей установкой в ноль (сбросом) или DLR - триггеры, причем, обнуление зачастую имеет более высокий приоритет по сравнению с записью информации со входа. Если сброс производится высоким уровнем сигнала R, то функции возбуждения

, .

Реализация этих функций соответствует приведенной ниже схеме.

Порядок синтеза автоматов.

1.Анализируя поведение системы, определяют количество возможных внутренних состояний автомата m и последовательность их изменения. Структурные схемы синхронного и асинхронного автоматов приведены на рис.

2. Определяют количество триггеров n из расчета 2n>m, т.к. триггер имеет два состояния.

3. Выбирают тип триггеров, устанавливают условия изменения их состояний.

4. Составляют таблицы переходов и истинности для функций возбуждения триггеров.

5. Составляют логические функции возбуждения, минимизируют их с учетом исключения критических состязаний в схемах.

6. Составляют функциональные и электрические принципиальные схемы по функциям возбуждения, подключают их к триггерам.

При синтезе устройств с обратными связями следует учитывать возможность возникновения автоколебательных процессов особенно для асинхронных автоматов. Необходимо соблюдать следующие условия:

- следует исключить возможность возникновения автоколебаний;

- комбинационная схема должна быть свободной от состязаний;

- в каждый момент времени на входах КС может изменяться только один сигнал;

- фиксация данных в памяти должна осуществляться по окончанию переходных процессов.

Серийно выпускаемы DL, DLR-триггеры в ИС объединяются либо общими входами загрузки, либо обнуления:

В последней ИС общими для всех четырех триггеров являются все управляющие сигналы: записи, обнуления, управления состоянием выхода. Такие устройства называются регистрами.

Синхронные или тактируемые триггеры

Изменение состояния таких триггеров происходит в момент изменения состояния тактирующего сигнала С. Различают синхронные триггеры в которых по фронту или спаду тактирующего сигнала формируется короткий импульс dC, используемый как сигнал загрузки L, и устройства, использующие дополнительные асинхронные триггеры.

В триггерах первого типа импульсный сигнал dC формируется с помощью т. н. разностных схем (РС), использующих элементы задержки сигналов. В качестве последних могут применяться те же инверторы. Синтез таких триггеров практически не отличается от синтеза асинхронных устройств. Так же составляются таблицы и функции переходов, записываются функции возбуждения, синтезируются комбинационные схемы. Но при синтезе необходимо следить, чтобы за время импульса не произошло больше одного перехода и, в то же время, переходные процессы по фиксации состояния завершились. При воздействии внутреннего тактового импульса информационные сигналы не должны изменяться.

В триггерах второго типа фиксация по фронту или спаду тактового сигнала достигается за счет т.н. логического дифференцирования, когда при изменении состояния тактового сигнала изменяется состояние основного и вспомогательных асинхронных триггеров, запрещающих дальнейшее изменение состояния основного триггера до прихода следующего аналогичного перехода тактового сигнала . Ниже приведена схема D – триггера с фиксацией входного сигнала по фронту тактового сигнала. Штриховыми линиями показаны связи для триггера с асинхронной установкой единицы или нуля низкими уровнями сигналов S и R (потенциальные входы с высоким приоритетом). Такая схема реализована в триггерах 155, 555ТМ2. Принцип работы объясняется с помощью временных диаграмм.

Основной асинхронный RS-триггер реализован на элементах DD5, DD6, первый и второй вспомогательные - на элементах DD1, DD2 и DD3, DD4. Построение диаграмм начинают с входных сигналов D и C, затем проводят единичные значения сигналов Sт, Rт, b,

соответствующие нулевым уровням C и D. При b=1 и Sт=1, сигнал а будет равен 0, и это состояние будет сохраняться до тех пор, пока b не перейдет в нулевое состояние. Изменение тактового сигнала с нуля в единицу при высоком уровне сигналов b, Sт приведет обнулению Rт и такой уровень будет сохраняться до изменения тактового сигнала вновь к единице. С переходом Rт в единичное состояние и при высоком уровне сигнала D, сигнал b примет нулевое значение, которое изменит уровень а с нуля до единицы. Поскольку С=0, то Sт будет сохранять единичный уровень до перехода С в единицу, в результате которого Sт станет равным нулю и, затем, когда вновь примет нулевое значение, Sт вернется в единичное. Чтобы избежать возникновения импульса низкого уровня сигнала Rт во время, когда С=1, а D меняется с единицы в ноль введена связь с выхода DD2 на вход DD3. Таким образом, сигнал Sт повторяет инвертированные импульсы высокого уровня тактового сигнала, если к началу импульса уровень D был высоким, а сигнал Rт – если уровень D был низким. При низком уровне тактового сигнала они равны 1.

Можно дать два Последовательно соединенных DL- триггера, с взаимно инверсными сигналами загрузки.

Тактовый вход, изменяющий состояние триггера в момент изменения состояния тактового сигнала называют динамическим. На электрических принципиальных схемах его обозначают одним из значков:

Примером синхронного D – триггера с установкой по фронту тактового сигнала может быть

Внутренняя принципиальная схема этого триггера приведена выше. Помимо динамического входа записи информации, выставляемой на информационный вход D, триггер имеет также потенциальные входы установки единицы и сброса, имеющие больший по сравнению с тактовым приоритет. Установки производятся низкими уровнями R, S. При низких уровнях на обоих входах R и S, на выходах Q и  устанавливается высокий уровень, и только при изменении R, S до единицы, высокий уровень останется на выходе Q, если ноль на S задержится по сравнению с R, или на , если задержится ноль на R.

Если D вход триггера соединить с выходом , то получим счетный Т-триггер, изменяющий состояние на противоположное с приходом каждого фронта тактового сигнала. Этот триггер является базовым элементом для построения многоразрядных двоичных счетчиков. Изображается на функциональных схемах как

JK – триггер

Триггер имеющий два управляющих входа J и K, аналогичных входам S и R RS – триггера, но отличающихся тем, что при единичных состояниях на обоих входах выходы триггера инвертируются. Выпускаются в основном триггеры синхронного типа. Таблица истинности для триггера, функций возбуждения RS – триггера, управляемого высокими уровнями сигналов R, S, матрица Карно для Q+ и соответствующие логические функции представлены ниже

Sт

Rт

Q+

dC

J

K

Q

0

х

0

х

0

0

1

х

1

0

х

0

х

0

х

1

0

0

0

1

 0

1

0

1

0

0

1

1

1

0

0

0

1

1

1

1

1

1

1

1

x

x

0

0

0

0

1

1

1

1

x

x

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

 

, , .

, .

Такой триггер очень критичен к длительности импульса dC , т.к при высоких уровнях входных сигналов J, K, dC в нем будут возникать высокочастотные колебания.

Этот эффект исключается усложнением схемы триггера. Ниже приведена схема триггера изменяющего состояние при переходе тактового сигнала с единицы в ноль (по заднему фронту) при условии, что на интервале dC=1 входы J, K постоянны. Изменение уровня входа приводит к соответствующему изменению состояния (см. временную диаграмму).

На функциональных и электрических принципиальных схемах тактируемые JK - триггеры обозначаются как

Преобразование триггеров

Использование одного триггера в качестве других типов достигается путем комбинирования их входов. Проще всего преобразуется JK – триггер:

 

Регистры

Устройство, содержащее несколько параллельно или последовательно включенных триггеров с общим управлением, объединенных в одной ИС называется регистром. Предназначены для хранения и преобразования информации.

По структуре соединения триггеров делятся регистры на параллельные, последовательные или сдвиговые, универсальные, специализированные (последовательного приближения).

По типу тактового сигнала различаются параллельные регистры с занесением информации в триггеры уровнем тактового сигнала и с занесением информации по фронту или спаду тактового сигнала. Занесение информации в триггеры последовательных регистров осуществляется по переходу тактового сигнала.

Примером параллельного регистра может быть 1533ИР34 – четырехразрядный регистр с тремя состояниями на выходе, со входом обнуления низким уровнем сигнала R и с занесением информации высоким уровнем сигнал L. 

В данном регистре соединены параллельно четыре синхронных DLR – триггера с выходами, устанавливаемыми в три состояния. Все входы разрешения занесения, обнуления и тактового сигнала объединены по группам и выведены из регистра

В последовательных или сдвиговых регистрах D или DLR - триггеры соединены последовательно, т. е. вход первого триггера соединен со входом регистра, выход триггера соединен с первым выходом регистра и со входом второго триггера, выход второго триггера соединен со вторым выходом регистра и со входом третьего триггера и т. д. С приходом каждого тактового импульса бит со входа регистра заносится в первый триггер и поступает на первый выход, бит находящийся в первом триггере переносится во второй и, соответственно, переходит с первого выхода на второй, бит со второго триггера переходит в третий и т.д. Бит с последнего триггера теряется.

Универсальные регистры позволяют в зависимости от задаваемого режима выполнять занесение параллельных кодов во внутренние триггеры, обнулять триггеры, осуществлять сдвиги от младших к старшим разрядам и наоборот, от старших к младшим. Примерами таких регистров являются 4-х разрядный 531ИР11 и 8-и разрядный 155ИР13. Они синтезированы на базе синхронных D – триггеров и комбинационных схем формирования D – входов.

Вход DS0 используется для загрузки младшего разряда при сдвиге в сторону старших разрядов, DS3 – старшего, при сдвиге в сторону младших разрядов.

М0, М1 определяют код операции:

М1=0, М0=0 – режим хранения; М1=0, М0=1 – сдвиг в сторону старших разрядов; М1=1, М0=0 – сдвиг в сторону младших разрядов; М1=1, М0=1 – параллельное занесение информации со входов D0 – D3.

Счетчики

Счетчиком называется автомат, изменяющий последовательно свои состояния с приходом каждого импульса тактового сигнала. В зависимости от способа организации счета делятся на асинхронные импульсные и синхронные; по способу кодирования внутренних состояний различают двоичные, двоично-десятичные счетчики, счетчики по модулю 6 (часовые) и т.д. Помимо этого различают счетчики суммирующего типа, реверсивные и проч.

Асинхронные в простейшем случае выполняются в виде последовательного соединения Т-триггеров:

Работу счетчика можно пояснить с помощью временной диаграммы.

Как видно, задержка от изменения состояния тактового сигнала до изменения соответствующего выхода (разряда) растет по мере удаления этого выхода от входа счетчика. Этим и обусловлено название «асинхронный». После накопления максимального для конкретного счетчика значения счет вновь начинается с нуля.

Примером счетчиков этого типа может быть ИС 155ИЕ5. Он фактически состоит из одноразрядного счетчика со входом С1 и выходом Q0, а также трехразрядного счетчика со входом С1. Оба счетчика имеют совместные входы обнуления 2 и 3. Обнуление выполняется при подаче высокого уровня обоих сигналов R. Установка нуля имеет больший приоритет по сравнению с тактовым сигналом.

Аналогичный асинхронный двоично-десятичный счетчик 155ИЕ2 изменяет состояние от нуля до девяти.

Синхронные счетчики используют комбинационные схемы для подготовки входов в JK- или D-триггеры. Как правило, эти счетчики позволяют помимо установки нуля заносить произвольный код на внутренние триггеры, могут выполнять как накопление, так и уменьшение содержания триггеров, т. е. осуществлять реверсирование изменения состояния. Примером такого счетчика может быть ИС 155, 555ИЕ7 с раздельным тактовым вхо

дом увеличения (Uup) и уменьшения (Ddown) содержимого триггеров. Для каскадирования счетчиков используются выходы переноса тактовых сигналов PU, PD. Занесение информации со входов D в триггеры осуществляется низким уровнем сигнала L, обнуление – высоким уровнем R.

Аналогичный двоично-десятичный счетчик – 555ИЕ6.

Цифровые запоминающие устройства (ЗУ)

Предназначены для записи, хранения и воспроизведения информации представленной в двоичном коде.

Различают ЗУ:

- полупроводниковые в виде ИС и на специализированных носителях иного типа (магнитные, оптические и пр.) (в дальнейшем будем рассматривать только полупроводниковые ЗУ, причем, термином ЗУ определяем элементы памяти (отдельные ИС));

- ЗУ с последовательным доступом к информации и произвольным;

- ЗУ с адресацией по местоположению и по содержанию (ассоциативные ЗУ); в последнем случае считывается адрес ячейки, в которой хранится информация, совпадающая со входной;

- ЗУ энергозависимые и энергонезависимые (информация сохраняется только при наличии напряжения питания или оно необязательно для сохранения в течение длительного срока);

- энергонезависимые ЗУ могут быть однократно программируемыми или многократно (перепрограммируемые)

- ЗУ с побитовой и пословной организацией (адресуется каждый бит или целиком слово).

Объемом ЗУ называют максимальное количество информации в байтах, которое может хранить ЗУ. В зависимости от разрядности слов, хранимых в ЗУ, различаются одноразрядные или многоразрядные элементы.

Энергозависимые ЗУ

Зачастую их называют оперативными ЗУ (ОЗУ) или RAMrandom access memory, память с произвольной выборкой или доступом (ЗУПВ). Различают статические и динамические ОЗУ. Статические ОЗУ построены на простейших триггерах, динамические используют в качестве элемента хранения информации микроконденсатор и транзистор для повышения уровня сигнала и передачи на выход. ОЗУ первого типа как правило имеют меньший объем из-за сложности схемы, но динамические ЗУ требуют постоянного подновления или регенерации заряда конденсатора из-за наличия токов утечки.

Схема элемента статического ЗУ на КМОП транзисторах приведена ниже. Она представляет собой RS-триггер, выполненный на инверторах VT2, VT3 и VT4, VT5.

Шины данных обеспечивают как передачу прямого и инверсного одноразрядных кодов с выводов ИС через усилитель записи к элементу памяти, так и обратную передачу от элемента памяти на выход ИС через усилитель считывания. Транзисторы VT1, VT2 работают как двунаправленные. Открываются эти транзисторы высоким уровнем сигнала «Разрешение операции», формируемым дешифратором управления выбора элементов в зависимости от адреса и сигнала разрешения выбора ИС.

Несколько сложнее базовый элемент памяти для ИС ОЗУ ТТЛ, что вызвано необходимостью разделения шин передачи и приема данных.

Количество параллельно записываемых и считываемых разрядов в статических ИС RAM может быть 1, 4, 8, емкость – от 64 бит для 155РУ2 (16х4) до 16 К бит – для 537РУ10 (2Кх8). ИС с небольшой разрядностью слова имеют, как правило, разделенные входы и выходы, ИС с большой разрядностью – с совмещенными входами и выходами.

Статические ИС ЗУ имеются как в общих сериях логических элементов (155, 531, 561), так и в специализированных сериях 541 (ТТЛШ), 537 (КМОП)

Пример ЗУПВ КМОП 537РУ13, емкостью 1Кх4 с совмещенными входами/выходами; направление передачи данных определяется сигналом WE (разрешение записи). Если WE=0 и CS=0 (разрешение выбора ИС) – выполняется операция записи и данные поступают с выводов ИС к внутренним ее элементам памяти. При WE=1 и CS=0 осуществляется считывание информации с внутренних ячеек памяти и передачу их на выходы ИС. Если CS=1, выходы ИС находятся в состоянии высокого импеданса.

Динамическое ЗУ (DRAM).

Запоминающим элементом является конденсатор, подключенный к шине данных через полевой транзистор. При записи или считывании информации на шине «разрешение операции» должен быть установлен высокий уровень. Если записывается логическая единица, ток через VT1 заряжает конденсатор, а при ее считывании происходит разряд конденсатора. В силу ненулевых токов утечки конденсатор изменяет свой заряд и в процессе хранения информации. Для поддержания уровня напряжения на конденсаторе необходимо постоянно восстанавливать его заряд (регенерировать). Процесс регенерации обычно совмещают схемно с операцией считывания путем некоторого усложнения схемы. Для ускорения процесса регенерацию производят не по одному элементу, а построчно или по столбцам, поскольку адресация ячеек памяти осуществляется с помощью дешифраторов строк и столбцов. Если регенерация выполняется по всем строкам одновременно, то в процессе регенерации необходимо перебирать адреса столбцов.

Для ЗУ небольшой емкости, подаваемый на вход ИС адрес внутри ИС разделяется на две части, идущие на соответствующий дешифратор. Для ЗУ с большой емкостью адреса строк и столбцов подаются по одним и тем же выводам последовательно. В этом

случае внутри схемы на адресных шинах установлены регистры. Выводы данных могут быть как совмещены для входа/выхода, так и разделены. Примером одноразрядной ИС с совмещенными выводами адреса строк и столбцов может быть ИС 565РУ5, емкостью 64К X 1 бит. Входы RAS, GAS служат для подачи импульсов записи адресов строк (Row address select) и столбцов (Column address select). Запись производится по спаду импульса. Время сохранения данных без регенерации 1...2 мс.

Помимо приведенных используются также регистровые или сверхоперативные ЗУ для хранения оперативной информации в микропроцессорных устройствах (МПУ).

Стековые ЗУ с организацией процессов записи, считывания по принципу «первым зашел, последним вышел», используемые для организации прерываний в МПУ

ЗУ типа «пожарная цепочка» с организацией процессов «первым зашел, первым вышел», работающие как цифровые линии задержки.

Постоянные запоминающие устройства

ROMread only memory.

Относятся к энергонезависимым ЗУ. По способу записи делятся на три больших класса:

- масочные или программируемые при изготовлении,

- однократно программируемые или прожигаемые,

- перепрограммируемые или репрограммируемые (ППЗУ – перепрограммируемые ПЗУ).

Первые два класса (ПЗУ – постоянные запоминающие устройства)служат для хранения неизменяемой информации, в частности, программ и таблиц данных различных специализированных устройств (калькуляторов, телефонов, контроллеров и т. д.). Последний класс – для хранения относительно редко меняемой информации (количество операций перепрограммирования обычно ограничено).

Основным элементом для масочных ПЗУ служит биполярный или полевой транзистор, один из электродов которого при программировании подключается к шине питания (0 или +) или отключается от нее.

Программируемые ЗУ содержат дешифраторы адреса и матрицу программируемых элементов, в качестве которых могут служить диоды или транзисторы, соединенные с шинами данных нихромовыми или поликремниевыми перемычками, пережигаемыми при программировании импульсами тока с программатора. Емкость ПЗУ может составлять от сотен бит до десятков килобайт (556РТ4 – 256х4, 556РТ18 – 2К х 8) , разрядность 4 – 8 двоичных разрядов. В исходном состоянии в ИС ПЗУ могут быть записаны нули (556РТ4, РТ7, РТ18) или единицы (РТ5, РТ17) и при программировании необходимо выбирать режим в зависимости от типа ИС. Выходы ИС либо с открытым коллектором, либо с тремя состояниями. Обращение к ПЗУ заключается в установке на ее адресных входах адрес считываемого слова и подачи на вход разрешения передачи данных в канал сигнала соответствующего уровня. Обозначаются на схемах как PROM.

Перепрограммируемые или многократно программируемые ЗУ

Различаются элементы со стиранием информации ультрафиолетовыми лучами (EPROM - erasable programmable ROM- стираемое программируемое ЗУ) и с электрическим стиранием (EEPROM).

ППЗУ выполняются по ЛИПЗМОП – технологии (лавинно-инжекционные элементы памяти с плавающим затвором) (см. рис.). В исходном состоянии плавающий затвор, изолированный слоем окиси кремния, не заряжен и транзистор работает как обычный полевой с индуцируемым каналом n-типа. В ЗУ исток транзистора обычно соединен с общей шиной и при приложении высокого потенциала к затвору (выше порогового уровня ) транзистор открывается. На шину данных выставляется логический ноль. Для записи логической единицы повышают напряжение между стоком и подложкой, чтобы поднять энергию электронов, движущихся в канале. Часть электронов проходит через слой окиси кремния и накапливается на плавающем затворе, заряжая его отрицательно и экранируя тем самым заряд управляющего затвора. Теперь при считывании транзистор всегда будет заперт. Для удаления заряда плавающего затвора затворы транзисторов облучают ультрафиолетовым светом в течение 20 – 30 мин. Энергия электронов в плавающем затворе повышается, окись кремния ионизируется, уменьшая сопротивление, и заряд затвора рассасывается. Срок хранения информации в таких ЗУ составляет 15000 – 25000 часов. Количество циклов стирания – записи – до 10000. Основная отечественная серия – 573. Емкость достаточно большая (573РФ2 – 2Кх8).

Электрически стираемые программируемые ПЗУ (EEPROM) также как предыдущие ЗУ выполняются по ЛИПЗМОП – технологии, но изолирующая окисная пленка между плавающим затвором и каналом имеет меньшую толщину, что позволяет электрически управлять не только накоплением заряда плавающего затвора, но и рассасыванием его. Как запись, так и стирание происходят при повышенном напряжении. ИС более ранних выпусков имеют специальный вход для подачи высокого (до 25 В) напряжения (см. ИС 558РР1, 558 РР11), современные схемы зачастую используют встроенные схемы повышения напряжения (1568РР1, РР2). Особенностью последних элементов является последовательная организация процессов передачи адреса и данных (шина I2C), что позволяет использовать корпус с малым количеством выводов, наличие внутреннего счетчика адреса и схемы исправления внутренних единичных ошибок. Для ИС 1568РР1, емкостью 256Х8 бит, назначение выводов следующее: А0-А2 локальный адрес ИС, устанавливаемый коммутацией выводов на шины «0», «+5В», и позволяющий подключать к одной шине I2C до 8 ИС; TES – тактовый сигнал при стирании; SDA – информационный вход/выход; SDL – тактовый сигнал.

К этому же типу ЗУ относятся flash EEPROM («мигающее» ЗУ), позволяющее стирать память по отдельным блокам.

Программируемые логические интегральные схемы (ПЛИС) или устройства (PLD)

Программируемые логические матрицы (ПЛМ или FPLAField Programmable Logic Array, PLA, PAL - Programmable Array Logic) представляют собой комбинационную схему с программируемой структурой.

Структура не может быть полностью произвольной, наиболее часто ПЛМ состоит из программируемых матриц И и ИЛИ. Программирование осуществляется путем пережигания нихромовых или перемычек, разрушения переходов, либо путем программирования ЛИПЗМОП элементов. Структуру ПЛМ можно рассмотреть на примере ИС 556РТ1

Как видно из схемы, программирование столбца из 48 32-х входовых элементов И позволяет получить 48 различных конъюнкций 16-и разрядных входов х или их отрицаний. Следующий столбец элементов ИЛИ дает возможность сформировать 8 дизъюнкций из полученных КНФ в прямом или инверсном коде в зависимости от состояния программируемых входов «исключающих ИЛИ»: если на входе «0» – на выходе прямой код дизъюнкции, если «1» - инверсный. Передатчики с открытым коллектором управляются сигналом разрешения Е.

Использование взамен перемычек прожигаемых диодов позволяет заменить элементы «И» «монтажным И» и «ИЛИ» - «монтажным ИЛИ».

Для прожига необходим специальный программатор.

В отличие от ПЗУ ПЛМ позволяет получать ДНФ для большего количества входных переменных (большей разрядности входа х), однако формируемые ДНФ могут использовать всего 48 элементарных конъюнкций из 65536.

В отечественной литературе зачастую термин ПЛИС относится к программируемым устройствам, описанным ниже.

GALGeneric array Logic – базовая матричная логика

Имеют по сравнению с ПЛМ более широкие возможности за счет дополнения КС элементами памяти (обычно однобитовыми D-триггерами) и наличием обратных связей на матрицу И. Выполнены они по технологии EEPROM и допускают до 2000 стираний.

FPGAfield programmable gate arrays - программируемые полем вентильные матрицы

Состоят из многих программируемых логических устройств, структура связей которых также программируется матрицей соединений. Используют в своем составе три типа устройств: собственно конфигурируемые (программируемые) логические блоки (КЛБ) с фиксацией информации на триггерах; программируемые устройства ввода/вывода и устройства коммутации с линиями связи (программируемые шины –ПШ).

Gate-Arrays – вентильные матрицы

Могут включать цифровые, аналоговые, смешанные модули.

В основном формируются из типовых устройств заданной структуры и исполнитель выполняет их соединение.

 Основная литература

1.Водовозов А. М. Элементы систем автоматики [Текст] : учебное пособие для студ. вузов, (). - М. : Академия, 2006. - 224 с. - (Высшее профессиональное образование). - Библиогр.: с. 218-219

2. К. Фрике. Вводный курс цифровой электроники. – М.: Техносфера, 2004. 428 с.

3. Немцов М. В. Электротехника и электроника[Текст] : учебник для вузов. - М. : МЭИ. - 597с. - Библиогр.:с.583.

 

Дополнительная литература.

1. Бородин И. Ф. Основы электроники [Текст]: учебное пособие для студ вузов (гриф Пр.) –М: КолоС, 2009 – 207 с.

2. Бойт К. Цифровая электроника [Текст],пер. с нем. _М.: Техносфера, 2007. 472 с.

3. Майер Р.В. Основы электроники. Курс лекций: Учебно-методическое пособие. - Глазов: ГГПИ, 2011. - 80 с. Федеральный портал «Российское образование» http://www.edu.ru

17

PAGE  1


EMBED PBrush  


 

А также другие работы, которые могут Вас заинтересовать

75743. Защита от электромагнитного излучения. Эффективность защиты 18.88 KB
  Эффективность защиты. Средства и методы защиты от ЭМП делятся на три группы: организационные инженерно-технические и лечебно-профилактические. В качестве средств индивидуальной защиты рекомендуется специальная одежда выполненная из металлизированной ткани и защитные очки. Средства защиты от электрического поля частотой 50 Гц: стационарные экранирующие устройства козырьки навесы перегородки; переносные передвижные экранирующие средства защиты инвентарные навесы палатки перегородки щиты зонты экраны...
75744. Виды производственного освещения. Виды естественного освещения. Понятие к.е.о. Расчет площади световых проемов и количества окон 21.74 KB
  Виды производственного освещения. Виды естественного освещения. В зависимости от источника света производственное освещение может быть: естественным создаваемым солнечными лучами и диффузным светом небосвода; искусственным его создают электрические лампы; смешанным которое является совокупностью естественного и искусственного освещения. Местное освещение предназначено для освещения только рабочих поверхностей и не создает необходимой освещенности даже на прилегающих к ним площадях.
75745. Виды искусственного освещения, источников искусственного освещения. Методы расчета.расчет искусственной освещенности по коэффициенту использования светового потока 20.13 KB
  В осветительных установках предназначенных для освещения предприятий в качестве источников света широко используются газоразрядные лампы и лампы накаливания. К основным характеристикам источников света относятся: номинальное напряжение В; электрическая мощность
75746. Действие электрического тока на организм человека. Скрытая опасность поражения. Внешнее (местное) поражение, электрический удар (внутреннее поражение). Факторы, от которых зависит степень поражения 19.76 KB
  Действие электрического тока на организм человека. Сила тока в участке цепи прямо пропорциональна разности потенциалов то есть напряжению на концах участка и обратно пропорциональна сопротивлению участка цепи. Действие электрического тока на живую ткань носит разносторонний характер. При термическом действии происходит перегрев и функциональное расстройство органов на пути прохождения тока.
75747. Физиологическое воздействие электрического тока на организм человека и его последствия. Сопротивление организма человека прохождению электрического тока 18.05 KB
  Сопротивление организма человека прохождению электрического тока. Проходя через тело ток действует двояко: во-первых встречая сопротивление тканей он превращается в тепло которое тем больше чем больше сопротивление. Наиболее велико сопротивление кожи вследствие чего возникают её ожоги от незначительных местных изменений до тяжёлых ожогов вплоть до обугливания отдельных участков тела; во-вторых ток приводит мышцы в частности дыхательные и сердечные в состояние длительного сокращения что может вызвать остановку дыхания и прекращение...
75748. Условия поражения человека электрическим током 14.92 KB
  Условия поражения человека электрическим током Возникновение электро-травмы в результате воздействия электрического тока и электрической дуги может быть связано: с однофазным однополюсным прикосновением не изолированного от земли основания человека к неизолированным токоведущим частям электроустановок находящихся под напряжением...
75749. Защитные мероприятия от поражения людей электрическим током 18.15 KB
  Электробезопасность обеспечивается: конструкцией электроустановок; техническими способами и средствами защиты; организационными и техническими мероприятиями. Технические способы и средства защиты. Для обеспечения электробезопасности применяют отдельно или в сочетании друг с другом следующие технические средства и способы: защитное заземление; зануление; выравнивание потенциалов; малое напряжение; электрическое разделение сетей; защитное отключение; изоляцию токоведущих частей рабочая дополнительная усиленная двойная; компенсацию токов...
75750. Виды производственных помещений по степени опасности поражения людей электрическим током 14.95 KB
  Виды производственных помещений по степени опасности поражения людей электрическим током. Определяют в отношении опасности поражения людей электрическим током следующие классы помещений: Помещения без повышенной опасности в которых отсутствуют условия создающие повышенную или особую опасность. Особо опасные помещения характеризующиеся наличием одного из следующих условий создающих особую опасность: особой сырости; химически активной или органической среды; одновременно двух или более условий повышенной опасности. В отношении...
75751. Понятие защитного заземления и принцип его действия. Виды заземляющих устройств 12.29 KB
  Понятие защитного заземления и принцип его действия. Назначение заземления – устранение опасности поражения электротоком в случае соприкосновения к корпусу. Расчет заземления производится по допустимым напряжениям прикосновения и шага или допустимому сопротивлению растекания тока заземлителя. Расчет заземления имеет целью установить главные параметры заземления – число вертикальных заземлителей и их размеров порядок размещения заземлителей длины заземляющих проводников и их сечения.