11849

Логический элемент с тремя состояниями

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Лабораторная работа №3 Логический элемент с тремя состояниями Теоретическое введение. Схема логического элемента с тремя состояниями заимствована из монографии и несколько модифицирована с учетом возможностей программы ЕWB. За основу взят базовый элемент сери...

Русский

2013-04-13

68 KB

18 чел.

Лабораторная работа №3

«Логический элемент с тремя состояниями»

Теоретическое введение.

Схема логического элемента с тремя состояниями заимствована из монографии и несколько модифицирована с учетом возможностей программы ЕWB. За основу взят базовый элемент серии 134 и к нему добавлен элемент, обеспечивающий возможность реализации режима третьего состояния или так называемого Z-состояния. Следует отметить, что рассматриваемый элемент является важным компонентом многих цифровых ИМС, начиная от простейших логических элементов (например, К155ЛА9) и кончая сложными регистрами и шинными формирователями, обеспечивающими возможность реализации наиболее распространенных архитектур ЭВМ и микропроцессорных систем управления с общей шиной.

Принципиальная схема логического элемента с тремя состояниями представлена на рис. 9.15. Она содержит базовый логический элемент серии 134 на транзисторах VT1...VT4, резисторах R1...R4 и диоде VD2. В базовом элементе в качестве VT1 используется так называемый многоэмиттерный транзистор, однако ввиду отсутствия такового в библиотеке EWB он представлен обычным транзистором. Ко входу In логического элемента подключен имитатор входного сигнала на переключателе D, управляемый с клавиатуры клавишей D, резистора Rd, имитирующего выходное сопротивление источника логического нуля, и источника напряжения V=+5 В с внутренним сопротивлением 1 к Ом, имитирующего источник входного сигнала в режиме генерации логической единицы. К точке А схемы подключены диод VD1 и имитатор источника управления состоянием выхода логического элемента на переключателе Е, управляемого клавишей Е. Все элементы дополнительной схемы компоненты из библиотек Passive и Control. В исходном состоянии диод VD1 закрыт напряжением положительной полярности на его катоде и он не оказывает влияния на работу схемы. К эмиттеру транзистора VT1 подключен резистор Rd, на котором создается падение напряжения

Uin = Rd(Ucc - Ube)/(Rl - Rd), (9.1)

где Ucc=5 В — напряжение питания; Ube=0,7 В — напряжение база-эмнттер открытого транзистора.

При

Uin<0,4 В (9.2)

логический элемент воспринимает входной сигнал как сигнал логического нуля. При этом напряжение на коллекторе транзистора VT1 и базе VT2 недостаточно для открывания последнего. В результате падение напряжения на резисторе R3 близко к нулю и транзистор VT4 будет закрыт, а база транзистора VT3 соединена с источником питания Ucc через резистор R2 и VT3 будет открыт. При этом выходное напряжение Uy, измеряемое мультиметром, примерно равно

Uy = (Ucс –Uкб нас Uпр)Ry/(Ry+R4), (9.3)

где Uкб нас <1 В — напряжение насыщения транзистора VT4; Uпp< 1 В — падение напряжения на диоде VD2; Ry — сопротивление нагрузки, равное в данном случае входному сопротивлению мультиметра.

Если выбрать Ry»R4, то Uy>3 В, т.е. при подаче на вход сигнала логического нуля на выходе получим сигнал логической единицы. Таким образом, схема на рис. 9.15 является логическим элементом НЕ (инвертором).

Рис. 9.15. Логическим элемент с тремя состояниями

При переводе клавишей D одноименного переключателя в другое положение на эмиттер транзистора VT1 подается сигнал логической единицы, в результате чего эмиттерный переход закрывается, и транзистор VT1 переводится в инверсный режим. В этом случае под действием тока, протекающего по цепи база-коллектор VT1, транзистор VT2 открывается и за счет падения напряжения на резисторах R2, R3 транзистор VT3 закроется, a VT4 — откроется, и на выходе Y установится сигнал логического нуля.

При переводе клавишей Е одноименного переключателя во второе положение напряжение коллектора транзистора VT2 (точка А) будет равно

Uа =Uпр + (UccUпр)Rd/(Rd  + R2). (9.4)

При выполнении неравенства RRd напряжение Uпр<l В, что недостаточно для открытия двух переходов (эмиттерного и диодного), и транзистор VT3 будет закрыт вне зависимости от состояния транзистора VT2. Если этот транзистор открыт (наихудший случай), то с учетом его напряжения насыщения, сравнимого с Uпр, падение напряжения на резисторе R3 будет ничтожно малым, следовательно, транзистор VT4 будет закрыт. Таким образом, выход схемы полностью отключается от нагрузки, что может быть зафиксировано мультиметром в режиме омметра — он будет измерять очень большое сопротивление.

Кроме демонстрации рассмотренных режимов схемы, она может быть использована также для исследования:

  •  помехоустойчивости по основному «ходу и входу разрешения третьего состояния путем варьирования сопротивления Rd с учетом выражений (9.1), (9.2) и (9.4);
  •  влияния сопротивления нагрузки на амплитуду выходного напряжения вентиля при формировании сигнала логической единицы путем изменения входного сопротивления мультиметра с учетом выражения (9,3);
  •  влияния сопротивления нагрузки, подключенной между выходом и шиной питания Ucc, на выходное напряжение вентиля при формировании сигнала логического нуля;
  •  влияния емкостной нагрузки на форму и амплитуду выходного сигнала вентиля; в этом случае к выходу необходимо подключить конденсатор переменной емкости и осциллограф, а для генерации прямоугольных сигналов необходимо удерживать клавишу D, при этом частота следования импульсов будет равна частоте повторения символов для донной клавиатуры;
  •  аналогичного элемента с тремя состояниями в более быстродействующей серии 155, для чего сопротивления всех резисторов необходимо уменьшить в 10 раз.

Заметим, что в составе библиотеки компонентов имеется неинвертирующий элемент с тремя состояниями. Он показал на рис. 9.16, где обозначено: In, Out, Enable — вход, выход и вход сигнала разрешения. При подаче логического нуля на вход разрешения выход буфера переводится в третье состояние.

Рис. 9.16. Буферный элемент с тремя состояниями

В заключение упомянем о логическом элементе с открытым коллектором. Его схема отличается от рис. 9.15 тем, что в ней отсутствует транзистор VT3, а коллектор транзистора VT4 подключен к одному из внешних выводов. На этот вывод через резистор нагрузки подается напряжение питания, которое может превосходить напряжение питания всей ИМС.


Ответы на контрольные вопросы

  1.  Какими замечательными свойствами обладает логический элемент с тремя состояниями, какие задачи цифровой техники он позволил решить?

и

  1.  Проведите исследования логического элемента на рис. 9,15 в соответствии с приведенными в конце раздела рекомендациями.

И


Список литературы:

  1.  Карлащук В. И. Электронная лаборатория на IBM PC. Программа Electronics Workbench и ее применение. М.: “Солон-Р”, 2000.


 

А также другие работы, которые могут Вас заинтересовать

65847. Проектирование локальной сети 23.94 KB
  Цель работы: Изучить основные виды, преимущества и недостатки сетевые топологии, их, наиболее распространенные типы сетей, виды и методы доступа к среде передачи данных, сетевые архитектуры.
65848. Исследование модели шинной ЛВС с маркерным доступом 1.31 MB
  Исследование особенностей построения и функционирования шинной ЛВС с маркерным методом доступа и определение основных характеристик сети. Определить основные характеристики ЛВС шинной топологии с маркерным методом доступа на основе исследования аналитической модели сети.
65849. Концепция антропогенеза. Идея происхождения человека 34.5 KB
  Выделяет несколько стадий происхождения человека и животных: В воде появляются какие-то отдельные формы живого Отдельные вещи начинают случайно объединяться. Ему времени приписывалась циклическая форма соответственно что классическая трактовка изменений человека...
65851. Строение микро-ЭВМ (архитектура) 179.5 KB
  ОБ операционный блок производит прием и временное хранение исходных данных их преобразование и передачу результата обработки следующим устройствам. Кроме того ОБ проверяет соответствия результата обработки данных заранее обусловленным признакам например отрицательные числа нули четность и т.
65853. Вибір архітектури обчислювальної мережі. Загальна схема взаємодії локальних, міських та глобальних мереж. Вибір локальної обчислювальної мережі 373.5 KB
  Мета: Вивчити cхему взаємозвязку різних типів мереж: локальних міських та глобальних. На основі поставлених задач вміти обирати архітектуру обчислювальної мережі. Вибір локальної обчислювальної мережі Загальна схема взаємодії локальних міських і глобальних обчислювальних...