11938

Схемотехника Методические указания к выполнению лабораторных работ

Книга

Физика

Схемотехника Методические указания к выполнению лабораторных работ Изложена методика выполнения лабораторных работ целью которых является знакомство с принципами работы основных узлов цифровой техники и выработка практических навыков инженерного проектирова...

Русский

2013-04-14

5.09 MB

250 чел.

Схемотехника Методические указания к выполнению лабораторных работ


Изложена методика выполнения лабораторных работ, целью которых является знакомство с принципами работы основных узлов цифровой техники и выработка практических навыков инженерного проектирования и наладки устройств на микросхемах малой и средней интеграции. Методика рассчитана как на применение универсальных стендов-конструкторов, так и на компьютерное моделирование.

Методические указания подготовлены на кафедре “Вычислительная техника” и могут быть использованы для подготовки дипломированных специалистов по направлению 230100 «Информатика и вычислительная техника» и других направлений, в которых предусмотрено изучение схемотехники современных ЭВМ.

С о с т а в и т е л ь   Л.А.Брякин


Содержание

Введение …………………………………………………………………..4

Описание лабораторного оборудования ………………………………..6

Лабораторная работа № 1. Изучение методов анализа и синтеза комбинационных схем. ……………………………………………………………….26

Лабораторная работа № 2. Изучение принципов работы и использования  дешифраторов и мультиплексоров.  ……………………………………….33

Лабораторная работа № 3. Изучение принципов работы и использования  триггеров. ………………………………………………………………….40

Лабораторная работа № 4. Изучение принципов работы и использования  регистров.  …………………………………………………………………….50

Лабораторная работа № 5. Изучение принципов работы и использования  счётчиков.  …………………………………………………………………..58

Лабораторная работа № 6. Проектирование простейших цифровых устройств…………………………………………………………………............62

Список использованной литературы  ………………………………………68

Приложение 1 . Таблица соответствия иностранных  и отечественных микросхем. …………………………………………………………………………..69

Приложение 2. Одноразрядный полный сумматор.  ………………………72


ВВЕДЕНИЕ

В данной работе изучаются принципы работы и применения микросхем малой и средней степени интеграции и их компьютерных моделей для реализации цифровых устройств и осуществляется студентами проектирование с использованием полученных знаний простейших цифровых устройств. В описании каждой лабораторной работы приводятся условные обозначения и описания работы отечественных микросхем и их иностранных аналогов или пригодных для решения поставленных задач иностранных микросхем. Таблица соответствия используемых в стендах отечественных микросхем и иностранных аналогов предложена в приложении 1. Первые пять лабораторных работ посвящены изучению конкретных микросхем и их возможных применений, а шестая работа предполагает разработку простейших цифровых устройств с моделированием их на компьютере.

Приведённый теоретический материал в данной работе может быть пропущен, если суть решаемых задач и способы их решения известны или понятны студенту.

Методические указания учитывают возможность выполнения лабораторных работ как на универсальных стендах – конструкторах с набором сменных модулей, каждый из которых содержит набор определённых микросхем, так и на использовании пятой версии «Electronics Workbench» [2]. Возможно применение и других программных продуктов моделирования цифровых схем. В методическом плане выполнение лабораторных работ на универсальных стендах с реальными цифровыми элементами, генераторами и осциллографами ближе к практике, но компьютерное моделирование позволяет анализировать работу сложных устройств, моделирование которых на стендах затруднено. Желательно первую лабораторную работу непременно выполнить с использованием стендов, шестую лабораторную работу можно выполнить только с использованием компьютерного моделирования, а степень применения стендов в других работах согласуется с преподавателем. В отчёте можно приводить схемы как с отечественными обозначениями элементов, так и приведённые в выбранной системе моделирования условные обозначения.

При проведении лабораторных работ следует руководствоваться следующими положениями:

1.Лабораторные занятия проводятся фронтально во всей группе. Объём задания определяет ведущий преподаватель.

2. К каждой лабораторной работе необходима самостоятельная подготовка, включающая:

а) изучение теоретического материала [1, 3, 4];

б) выполнение необходимых проектных работ: логический синтез схем, разработка принципиальной или функциональной схем устройств;

в) теоретический анализ разработанных схем, построение временных диаграмм, тестовых последовательностей, таблиц истинности.

3. В ходе выполнения лабораторной работы студенты должны собрать на универсальном стенде-конструкторе или компьютере спроектированную схему, настроить её и исследовать. Для этого контролируют временные диаграммы в характерных точках схемы, добиваясь их совпадения с ранее построенными теоретически диаграммами, или проверяют работоспособность  с помощью таблиц истинности, перебирая все возможные комбинации входных двоичных переменных.

4. По каждой лабораторной работе составляется отчёт (один на бригаду), включающий в себя:

а) наименование работы;

б) список фамилий студентов, выполнивших эту работу;

в) цель работы;

г) результаты выполнения работы, представляемые после заголовка «Результаты выполнения работы», в которых по каждому выполняемому пункту задания предлагается краткое содержание задания,  расчётная часть (логический синтез схем), функциональные и (или) принципиальные схемы изучаемого устройства, временные диаграммы входных и выходных сигналов или таблицы истинности, выводы по данному пункту задания. Выполняемому пункту задания сохраняется его номер в разделе «Порядок выполнения работы», в котором сформулированы задания на лабораторную работу.

Если некоторые пункты задания студенты не успели выполнить во время занятия, то эти пункты должны быть выполнены самостоятельно дома или на компьютере, или теоретически путём анализа схемы с использованием полученных на лекциях знаний и представлены в отчёте (преподаватель может исключить необходимость выполнения отдельных пунктов). При этом описывается поведение схемы в статике, без учёта задержек элементов схемы.

Предлагая отчёт преподавателю, студенты должны быть готовы ответить на предложенные к лабораторной работе контрольные вопросы и на дополнительные вопросы по изучаемому материалу.

Описание лабораторного оборудования

Лабораторные работы выполняются на компьютере и на универсальном стенде – конструкторе, ориентированном на изучение основ алгебры логики, элементов и узлов цифровых вычислительных машин. Основным понятием алгебры логики является понятие о булевой или логической функции. Логическая функция - это такая функция двоичных переменных (аргументов), которая подобно своим переменным может принимать лишь два значения: нуль (“0”) или единица (“1”). Для реализации логических функций на физических компонентах строят комбинационные схемы, используя в них логические элементы, реализующие некоторые простейшие логические функции. Логическому нулю в используемых в стендах логических элементах (серия 155 или 555 транзисторно-транзисторных логических (ТТЛ) элементов) соответствует напряжение U0 ≤ 0,4 В (низкий уровень) , а логической единице соответствует напряжение U1 ≥ 2,4 В (высокий уровень). Если у логического элемента серии ТТЛ оказываются свободные входы, то они воспринимаются элементом как входы, на которые поданы уровни логической единицы. При работе на стенде почти всегда можно учитывать этот факт. Но при проектировании аппаратуры и при моделировании на компьютере все свободные входы в зависимости от требуемой логической функции должны быть соединены с уровнем логического нуля или единицы.  На электрических принципиальных схемах логические элементы и узлы изображаются в виде прямоугольников, имеющих только основное поле, если выполняемая функция достаточно проста (рис. 1,а), или имеющих кроме основного дополнительные поля (рис.1,б). Входы и выходы располагаются с противоположных длинных сторон условного обозначения. Внутри основного поля, напротив верхнего входа, располагается символ выполняемой основной функции, под которым располагают маркировку используемой микросхемы. Входы и выходы помечаются метками (при необходимости).

 Рис.1. Условные обозначения логических элементов: а - элемент без дополнительных полей; б) - элементы с дополнительными полями.

Конструктивно узлы стенда выполнены в виде микросхем, которые впаяны в специальные платы, соединяемые со стендом с помощью разъёмов.

Разъёмы обеспечивают связь выведенных на лицевую панель гнёзд с входами и выходами микросхем, что позволяет собирать подлежащие анализу схемы с помощью коммутационных шнуров. В карманы лицевой панели стенда помещаются карточки с принципиальными схемами используемых в стенде микросхем.

В процессе испытания цифровых схем в статике (то есть состояния входных переменных задаются с невысокой частотой, вручную, например) на лабораторном стенде входные переменные задаются с тумблеров, расположенных в нижней части стенда, а выходные сигналы подаются на элементы световой индикации, расположенные в верхней части стенда.

Верхнее положение тумблеров принято за единицу. Тумблеры включены таким образом, что с верхних гнёзд снимаются значения переменных, а с нижних - отрицания переменных. При подаче уровня логической единицы на вход элемента индикации соответствующий светоизлучающий индикатор начинает светиться.

С помощью кнопок Кн1, Кн2, Кн3 задаются синхронизирующие сигналы на испытываемые узлы. В отличие от тумблеров кнопки снабжены антидребезговыми схемами. Нажатие на кнопку равносильно подаче уровня логической единицы.

Для удобства исследования динамических свойств элементов и узлов вычислительных машин стенд оснащён генератором временных последовательностей, временные диаграммы которого представлены на рис. 2.

Рис. 2. Временные диаграммы сигналов генератора стенда

Временные диаграммы представляют изображения поведения сигналов (электрического напряжения в нашем случае) во времени. На временных диаграммах уровень логической единицы располагается выше, чем уровень логического нуля. Из временных диаграмм видно, что в исходном состоянии все сигналы равны нулю. В течение шестнадцати периодов сигнала F, то есть за период T перебираются всевозможные сочетания двоичных переменных. На шестнадцатом периоде все сигналы оказываются в единичном состоянии, как это видно из рисунка. Сигнал F обладает максимальной  частотой, а сигнал F16 обладает минимальной частотой. Если в качестве входных сигналов разработанной или изучаемой схемы использовать предложенные сигналы, то, наблюдая за период T выходной сигнал, можно проверить функционирование схемы на всех возможных сочетаниях значений входных переменных, то есть проверить правильность работы схемы на всех строках таблицы истинности. Можно заметить, что это позволяет не перебирать всевозможные состояния сигналов с помощью тумблеров, а, задав входные сигналы с помощью генератора стенда, построить поведение собранной схемы сразу на всех наборах переменных, анализируя входные и выходные сигналы и их взаимное расположение с помощью осциллографа. Остаётся лишь добавить к временным диаграммам входных сигналов снятый с помощью осциллографа выходной сигнал.

Для наблюдения импульсных сигналов, для измерения длительности фронтов и задержек сигналов, для построения временных диаграмм используется осциллограф, у которого в качестве экрана может использоваться электронно-лучевая трубка или жидкокристаллический индикатор.

Для управления электронным лучом в осциллографе с электронно-лучевой трубкой используются два канала: вертикального и горизонтального отклонения луча (рис. 3,а).

   а)         б)

Рис. 3. Структура осциллографа (а) и процедура измерения динамических свойств  инвертора (б)

Канал горизонтального отклонения луча (канал развертки, канал X) представляет генератор пилообразного напряжения, осуществляющий периодическое смещение луча по горизонтали, формируя ось времени. Меняя положение соответствующего переключателя, можно менять скорость изменения пилообразного сигнала, тем самым менять масштаб по времени. Для получения устойчивого изображения необходимо согласовать момент начала развёртки, то есть начала формирования пилообразного сигнала с моментом прихода на канал вертикального отклонения луча (канал Y) нарастающего или спадающего (активный фронт определяется положением соответствующего переключателя на лицевой панели осциллографа) фронта  исследуемого сигнала. Согласование (или синхронизация)  осуществляется с помощью подстройки уровня запуска специальной ручкой и применением одного из способов синхронизации: внутренняя и внешняя синхронизация. Режим синхронизации осциллографа определяется положением соответствующего переключателя. Для осуществления синхронизации на вход канала горизонтального отклонения луча (вход X) необходимо подать запускающий импульс. По положительному или отрицательному фронту этого импульса (в зависимости от положения соответствующего переключателя) запускается генератор пилообразного напряжения. В режиме внутренней синхронизации наблюдаемый на экране сигнал, подаваемый на вход Y канала вертикального отклонения луча, внутри осциллографа поступает на запуск канала развёртки. В этом режиме можно измерять амплитудные и временные параметры только того сигнала, который в данный момент поступает на вход Y.

Если необходимо измерить временные соотношения нескольких импульсных сигналов между собой, время задержки сигналов в двух разных точках схемы относительно друг друга, необходимо использовать режим внешней синхронизации. При этом один из сигналов, формируемых в исследуемой схеме, подаётся на вход X. Момент прихода фронта именно этого сигнала определяет момент запуска генератора пилообразного напряжения. Если при этом по очереди на вход Y подавать сигналы с разных точек схемы, то с учётом масштаба по времени они будут на экране осциллографа располагаться именно в том порядке, который действительно существует в исследуемой схеме, Синхронизацию целесообразно осуществлять от сигнала минимальной частоты.

При измерении с помощью осциллографа динамических свойств (если требуется по заданию) отдельных элементов или узлов (рис. 5,б) обращается внимание на длительности фронтов включения t10фр и выключения t01фр элемента, на время задержки распространения сигнала при включении t10зд и при выключении t01зд.

Возможности осциллографа при наблюдении сигналов расширяются, если использовать двухканальный осциллограф. При этом, синхронизируя осциллограф от одного из наблюдаемых сигналов, можно измерить задержку второго сигнала относительно первого, не используя внешнюю синхронизацию.

Современные осциллографы выводят числовую информацию на экран и обеспечивают автоматическую синхронизацию при наличии входных периодических сигналов.

Подключение питания на стенд осуществляется специальным тумблером.

Рассмотрим некоторые особенности использования программы «Electronics Workbench» при выполнении лабораторной работы.

Условные обозначения логических элементов, принятые в программе «Electronics Workbench» в библиотеке «Logic Gates», показаны на рисунке 4.

Рис. 4. Условные обозначения логических элементов при моделировании: а –  инвертор (НЕ), б – дизъюнктор (ИЛИ), с – конъюнктор (И), д – элемент типа  2И-НЕ

Модели более сложных в функциональном смысле цифровых узлов и микросхем предложены в библиотеке «Digital». Примеры условных обозначений узлов из этой библиотеки предложены на рисунке 5.

Рис. 5. Условные обозначения цифровых узлов при моделировании: а –  JK-триггер, б – счётчик, в – спаренный дешифратор, г – сдвигающий  регистр

Выполняемая логическая функция выбранной модели элемента легко определяется с использованием функциональной клавиши «F1», если условное обозначение элемента отмечено левой клавишей «мышки» красным цветом. Можно заметить, что некоторые модели элементов соответствуют конкретным микросхемам и требуют подведения питания (например, спаренный дешифратор 74155, обозначение которого приведено на рисунке 5, в). Расположенные около условного обозначения цифры определяют номера выводов микросхемы. Контакт микросхемы с меткой «GND» (контакт с номером 8) следует подключить к точке с нулевым потенциалом, а к контакту 16 с меткой «VCC» необходимо подать напряжение питания величиной 5 Вольт.

Если лабораторная работа выполняется на компьютере, то формирование двоичных переменных возможно с использованием моделей тумблеров или с использованием генератора слов, временные диаграммы сигналов на выходах которого подобны предложенным на рисунке 2. Предполагая, что используется программа типа «Electronics Workbench», для формирования двоичных переменных с помощью тумблеров при числе переменных не более четырёх можно использовать схему, предложенную на рисунке 6.  

На предложенной схеме на выходах x1, x2, x3, x4 с помощью тумблеров S1, S2, S3, S4 формируются цифровые сигналы с уровнями U0=0В при формировании логического нуля и U1=5В при формировании логической единицы. Выходы VCC=U1 и GND=U0 используются для питания используемых микросхем и для формирования констант нуля и единицы. Состояния сигналов на выходах x1, x2, x3, x4 контролируются индикаторами H1, H2, H3, H4. Изменение состояний тумблеров осуществляется клавишами 1, 2, 3, 4. Перебирая с помощью клавиш все возможные сочетания входных переменных можно проверить таблицу истинности на всех строках.

Если по заданию требуется формирование отрицания переменной, то следует использовать модели инверторов в отличие от случая выполнения работы на стенде, где с тумблера, формирующего переменную, одновременно можно считывать прямое и инверсное значения переменной.

Рис. 6. Схема формирования двоичных переменных в статике при работе  на компьютере

Чтобы не тратить время на набор предложенной схемы при выполнении каждого пункта задания можно воспользоваться файлом «gen-slov.ewb». В этом случае для набора требуемой по заданию схемы следует извлечь предложенный файл, дорисовать требуемую схему с подключением логических индикаторов к выходам этой схемы, запомнить полученную схему с новым именем и испытать. Моделирование набранной схемы начинается в момент «включения питания» с помощью переключателя, расположенного в левом верхнем углу рабочего стола. Перебирая все возможные сочетания входных переменных, составить таблицу истинности и сравнить её с теоретически составленной или исходной таблицей, записать схему в отчёт и сделать выводы по результатам выполнения этого пункта. При необходимости записать схему или часть экрана при работе с программой «Electronics Workbench» в пункте меню «Edit» находим пункт «Copy as Bitmap» и на рабочем столе отмечаем прямоугольником копируемую область. Затем вставляем результат в отчёт.

Применение генератора сигналов, подобных предложенным на рисунке 2, позволяет не тратить время на перебор всех состояний и измерять при необходимости динамические свойства изучаемой схемы с помощью осциллографа или его модели. Если используется программа «Electronics Workbench», то для формирования множества сигналов можно использовать генератор слов «Word Generator», а одновременно наблюдать формируемые (входные) сигналы и выходные сигналы исследуемой схемы удобно с помощью логического анализатора «Logic Analyzer». Удобно при использовании генератора слов начинать набор изучаемой схемы с извлечения файла «word-generator.ewb», подключения к выходам генератора входов схемы, а выходы схемы подключаются к свободным входам логического анализатора. После этого необходимо записать результат с новым именем в память и запустить схему. Результатом выполнения задания в этом случае будут копии набранной схемы и экрана логического анализатора и комментарий к сигналам на экране анализатора. Под комментарием следует понимать описание работы схемы с указанием места на временных диаграммах, для которого справедливо описание. Желательно отметить это место на временных диаграммах средствами используемого программного продукта или какого-либо графического редактора, или указать значения входных сигналов, при которых наблюдается описанное поведение схемы.

Схема генератора слов и временные диаграммы формируемых генератором сигналов в пятой версии «Electronics Workbench» предложена на рисунке 7. Сигнал x0 обладает максимальной частотой и располагается на экране логического анализатора первым сверху.  Сигнал x4 располагается последним и имеет минимальную частоту. Заметим, что сигналы на экране логического анализатора подобны сигналам рисунка 2.

а)

б)

Рис. 7. Схема генератора слов (а) и временные диаграммы

формируемых генератором сигналов (б)

А именно, сигналы x0, x1, x2,x3, x4 подобны сигналам F, F2, F4, F8, F16, используемым при работе со стендом. Предложенная на рисунке схема формирования уровней нуля (GND) и единицы (VCC) используется для формирования констант нуля и единицы и для питания используемых микросхем.

Возможно применение для генерации сигналов, аналогичных сигналам, предложенным на рисунке 2, файла «word-generator2.ewb». Схема формирования импульсов в этом случае предложена на рисунке 8. Особенностью такого варианта является применение для формирования каждого импульсного сигнала модели генератора импульсов с соответствующей частотой. Для наблюдения сигналов можно использовать как логический анализатор, так и модель осциллографа. Возможно изменение частот импульсных сигналов до величины в доли Герца, что позволит наблюдать процесс логическими пробниками, визуально, без применения осциллографа или логического анализатора практически в статике.

Рис. 8. Возможное схемное решение генератора импульсных сигналов

При моделировании цифровых схем в зависимости от указаний преподавателя могут использоваться модели идеализированных элементов, в которых не требуется проведение цепей питания, и модели реальных микросхем, в которых требуется подведение питания и подача на неиспользуемые входы констант для исключения влияния этих входов на результаты моделирования. В первом случае получается фактически функциональная схема, которая позволяет проверить логику работы, а  втором случае проверяется не только логика работы, но изучаемая схема оказывается моделью реального устройства. Фактически имеем дело в этом случае с принципиальной схемой, на которой указаны соединения микросхем и номера контактов. Используя реальные микросхемы, можно спаять схему и получить макет разработанного устройства. Рассмотрим примеры использования предложенных файлов.

В случае использования моделей идеализированных элементов открывается меню «Logic Gates». В верхней строчке можно выбрать требуемый логический элемент. Предположим, что требуется реализовать логическую функцию: . Для этой цели требуется элемент типа 3И-НЕ. Выбираем в верхней строке открытого меню элемент «NAND», двойным щелчком правой клавиши мышки по изображению элемента входим в режим задания некоторых параметров элемента, задаём количество входов, равное трём. После этого подаём входные сигналы на эти три входа и подключаем выход к логическому пробнику или к свободному входу логического анализатора и получаем возможность проверить правильность работы разработанного устройства. При использовании тумблеров получаем схему, предложенную на рисунке 9. Предложенная схема содержится в файле «3И-НЕ1.ewb», что позволяет проверить её работу, не тратя время на коммутацию.

Рис. 9. Схема анализа работы элемента типа 3И-НЕ

В предлагаемом на рисунке случае при подаче на входы x1 и x2 логической единицы, а на вход x3 нуля, на выходе наблюдается единица. Символ отрицания представлен восклицательным знаком, а конъюнкция использует классические символы. Логические пробники H1 и H2 указывают на уровень единицы, а H3 указывает на наличие на входе x3 логического нуля. На выходе y наблюдается единица.

Во втором случае выбираем пункт меню «Digit» и на рабочий стол выводим модель микросхем серии 74хх. В открывшемся меню выбираем микросхему 7410, в которой содержится три логических элемента типа 3И-НЕ, входы и выходы которых помечены цифрами 1, 2, 3. Входы элементов помечены буквами A, B, C (для первого элемента входы обозначаются 1A, 1B, 1C), а выходы помечаются буквой Y (для первого элемента выход обозначен символом 1Y). В этом случае схема модели предложена на рисунке 10 (3И-НЕ.ewb).

Рис. 10. Схема анализа работы элемента типа 3И-НЕ с

использованием модели элемента 7410

Если при моделировании используется генератор слов, то возможная схема анализа работы элемента типа 3И-НЕ предложена на рисунке 11 (3И-НЕ2.ewb). Поскольку элемент использует всего три сигнала из пяти, формируемых генератором слов, лишние выходы генератора отключены от логического анализатора. На панели генератора установим невысокую частоту 5кГц (рис. 12,а), установим частоту дискретизации логического анализатора равной 10кГц (кнопка «Set…» на панели анализатора).  Копия экрана логического анализатора при этом предложена на рисунке 12,б.

Рис. 11. Применение генератора слов для анализа поведения  

элемента типа 3И-НЕ

 

а      б

Рис. 12. Панель генератора слов (а)  и копия экрана

логического  анализатора (б)

На экране предложена часть временных диаграмм сигналов, которая позволяет изучить поведение выходного сигнала (нижний сигнал) при всех возможных восьми комбинаций трёх входных сигналов. На выходе наблюдается ноль только в том случае, когда все входные сигналы равны единице (метка 2 находится в представляющем интерес интервале времени). Можно заметить, что какой-либо значимой задержки выходного сигнала относительно входного не видно. Но если вы хотите определить задержку прохождения сигнала в схеме, оценить быстродействие схемы, то можете изменить параметры как генератора «Word Generator», так и логического анализатора «Logic Analyzer», существенно увеличив у него частоту дискретизации.

Возможно измерение задержки с помощью модели осциллографа (3И-НЕ3.ewb). Два канала осциллографа распределяются между одним из входов изучаемого элемента, изменение состояния которого, судя по временным диаграммам логического анализатора, приводит к изменению состояния выходного сигнала, и выходом элемента (рис. 13). В этом случае также целесообразно увеличить частоту входных сигналов так, чтобы удобнее было наблюдать короткие интервалы времени, соответствующие задержке логического элемента (десятки наносекунд).

На предложенном рисунке осциллограф подключен одним каналом к входному сигналу с максимальной частотой, а вторым – к выходу элемента. Поскольку измеряются небольшие временные интервалы, выбрана развёртка осциллографа величиной в 10 наносекунд на деление по горизонтали, а экран осциллографа увеличен. Копия экрана осциллографа предложена на рисунке 14. Собственно измерение выполняется с помощью двух меток времени, расстояние между которыми  выдаётся в окне в виде разности (T2-T1). Поскольку метки поставлены в середину фронтов сигналов, эта разность соответствует времени задержки. В данном случае задержка равна: T2-T1=7,75нс.

Рис. 13. Измерение задержки элемента с помощью осциллографа

Рис. 14. Копия экрана осциллографа.

Верхний сигнал соответствует входному, а нижний – выходному сигналу элемента.

Контрольные вопросы

  1.  Каким образом воспринимается свободный вход элементом ТТЛ?
  2.  Как формируются входные переменные при анализе работы в статике и как определяются состояния выходных переменных в этом случае?
  3.  Чем отличаются кнопки от тумблеров на лабораторных стендах?
  4.  Что такое временные диаграммы?
  5.  Какую функцию (суммирование или вычитание в двоичном виде) выполняют сигналы F16, F8, F4, F2 на рисунке 2 в ответ на импульсы сигнала F?
  6.  Определите понятие «синхронизация осциллографа».
  7.  Для какого логического элемента приведены временные диаграммы зависимости выходного сигнала от входного на рисунке 3,б?
  8.  Какие параметры определяют динамические свойства логических элементов и как они измеряются?
  9.  Каким образом можно записать в буфер фрагмент экрана при моделировании схемы с помощью «Electronics Workbench»?


Лабораторная работа № 1

ИЗУЧЕНИЕ МЕТОДОВ СИНТЕЗА И АНАЛИЗА

КОМБИНАЦИОННЫХ СХЕМ

 Цель работы: изучить методы синтеза и анализа комбинационных схем, методы минимизации, макетирования и испытания комбинационных схем, изучить одноразрядный комбинационный сумматор.

 

Задание для подготовки к лабораторной работе

1.Изучить теоретические положения, используя рекомендованную литературу и лекционный материал (страницы с  6 по 26 конспекта лекций [Л.А.Брякин. Основы схемотехники цифровых устройств: конспект лекций. – Пенза: Изд. Пенз.гос. ун-та, 2006. – 104 стр.]).

2. Подготовиться к выполнению работы, составив для каждого пункта задания таблицы истинности реализуемых функций, выполнить необходимую по заданию минимизацию, составить схемы с учётом имеющихся моделей элементов. При использовании компьютера в отчёт необходимо представить копии набранных схем, временные диаграммы работы схемы с комментарием. Временные диаграммы могут быть построены путём перебора состояний входных сигналов тумблерами и контролем при этом состояний выходного сигнала или могут быть сформированы на экране  осциллографа или логического анализатора в автоматическом режиме.

Символом * помечаются пункты задания, выполнение которых определяет преподаватель. Если нет указания преподавателя, то студент может сам определить необходимость выполнения отмеченного пункта.

Порядок выполнения работы

Синтезируемые в процессе выполнения работы схемы должны быть ориентированы на элементы, имеющиеся на стенде. Это элементы типа ЛА3, ЛА4, ЛА1, ЛР1(ЛР11), ЛР3(ЛР13). При выполнении работы на компьютере следует использовать иностранные аналоги отечественных элементов. Таблица соответствия иностранных и отечественных элементов предложена в приложении. Если аналог не найден, используйте имеющиеся модели элементов, на которых, как вы считаете, возможно решение поставленной задачи. При этом вы должны самостоятельно или с помощью преподавателя разобраться в работе используемой микросхемы, при необходимости обращаясь к помощи (F1) при отмеченном цветом изображении элемента.

З а н я т и е   п е р в о е

1. а) Используя логические возможности элементов стенда, разработать схемы для представленных ниже функций, реализовать их на стенде и проверить правильность функционирования с помощью таблиц истинности, составленных по исходным выражениям:

;  ;  ;

; ;

б)* Измерить быстродействие инвертора (), подав на его вход импульсы F или F2 и наблюдая с помощью двухканального осциллографа одновременно входной и выходной сигналы инвертора.

2. а) Произвести синтез аналитически заданной в табл. 1 схемы, учитывая номер варианта и максимально используя возможности имеющихся в библиотеке элементов или ориентируясь при необходимости на элементы И-НЕ (с помощью правила де Моргана исключив применение дизъюнкторов). Составить таблицу истинности по исходному выражению и проверить функционирование схемы в статике, задавая входные переменные с помощью моделей тумблеров (файл «gen-slov.ewb») или с помощью генератора слов (файл  «word-generator.ewb»). Отрицания переменных следует сформировать с помощью дополнительных инверторов.

Таблица 1

вариант

функция

вариант

функция

1

7

2

8

3

9

4

10

5

11

6

12

б)* Исследовать динамические свойства синтезированной схемы, используя для формирования двоичных переменных сигналы с генератора стенда с учётом заданного в таблице 1 соответствия переменных x1, x2, x3 сигналам F, F2, F4, F8, F16  и усложнив при необходимости выбранную схему входными инверторами для формирования отрицаний переменных.

Необходимо построить с помощью осциллографа временные диаграммы входных и выходных сигналов всех используемых логических элементов. Измерить задержки в формировании фронтов выходного сигнала. Синхронизацию осциллографа следует брать от входного сигнала с минимальной частотой.

3. Реализовать предложенную в табл. 2 схему, максимально используя возможности стенда, допуская минимальные изменения. Составить по схеме таблицу истинности, аналитические выражения и проверить правильность функционирования схемы.

4. Произвести минимизацию полученных в пунктах 2 и 3 выражений и синтезировать новые комбинационные схемы. Работоспособность синтезированных схем проверить на стенде.

З а н я т и е   в т о р о е

5. Произвести минимизацию представленных в табл. 3 логических функций, осуществить синтез схем, составить таблицы истинности и проверить моделированием на стенде.

6. Для функций, заданных в табл. 4, составить совершенные дизъюнктивные формы, осуществить минимизацию, синтезировать и реализовать на компьютере полученные схемы. Функции задаются номерами тех наборов, на которых функции равны единице.

7. Синтезировать схему одноразрядного комбинационного сумматора, собрать и проверить функционирование по таблице истинности (Таблица истинности и булевы функции суммы и переноса предложены в приложении 2).

8. Составить таблицу истинности, синтезировать и испытать комбинационную схему с двумя входами (x1, x2) и четырьмя выходами (y1, y2, y3, y4), которая для каждого набора значений переменных формирует нуль на одном выходе, соответствующем данному набору, а на остальных выходах при этом формирует единицу.


 Таблица 2

вариант

схема

вариант

схема

1

7

2

8

3

9

4

10

5

11

6

12

Таблица 3

Вариант

Функция

1

2

3

4

5

6

7

8

9

10

11

12

9*. Составить таблицу истинности, синтезировать и испытать схему с двумя информационными входами (x1, x2), одним управляющим входом Z и одним выходом y, которая пропускает на выход x1, если Z=0 (то есть y=x1), и пропускает на выход x2, если Z=1 (при этом y=x2).

 Таблица 4

Вариант

Номера наборов

Вариант

Номера наборов

1

0,2,6,7

7

0,4,6,7

2

0,1,4,6

8

0,1,6,7

3

0,2,4,5

9

1,3,5,6

4

0,1,4,5

10

1,4,5,6

5

0,4,5,7

11

2,3,6,7

6

0,1,5,7

12

3,4,5,7

Таблица 5

Вариант

Условие

Вариант

Условие

1

X=Z

7

X<Z

2

X>Z

8

X≤Z

3

X=Z+01

9

X=Z-01

4

X>Z+01

10

X=Z+01, X=Z

5

X≥Z

11

X=Z-01, X=Z+1

6

X≥Z+01

12

X=11-Z

10*. Составить таблицу истинности, синтезировать и испытать схему с информационным входом x, управляющим входом Z и выходом y, которая реализует функцию, если Z=0 и функцию  при Z=1.

11*. Составить таблицы истинности и синтезировать комбинационные схемы, функционирование которых задаётся словесным описанием (табл. 5). Выходной сигнал y равен единице при выполнении заданных условий. Под X и Z понимаются двухразрядные двоичные числа: ;  . Таблицы истинности составляются для четырех переменных: x1, x2; z1, z2. Поскольку схема может оказаться сложной, проверку правильности работы её целесообразно осуществить на компьютере.

Контрольные вопросы

1. Что такое совершенная дизъюнктивная нормальная форма и как она связана с таблицей истинности?

2. Сколько строчек в таблице истинности при n переменных?

3. С какой целью могут быть использованы правила де Моргана?

4. Что такое булева функция?

5. Какие операции используются при минимизации функций?

Лабораторная работа № 2

ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ и использования ДЕШИФРАТОРОВ И МУЛЬТИПЛЕКСОРОВ

 Цель работы: изучить электрические схемы и принципы организации дешифраторов и мультиплексоров, методы их использования при синтезе комбинационных схем.

Описание используемых микросхем

Лабораторная работа выполняется с использованием микросхем дешифратора К155ИД4 и мультиплексора К155КП2 или их аналогов при выполнении работы на компьютере (74LS155 и 74LS153 соответственно). Ниже описаны отечественные микросхемы: спаренный дешифратор К155ИД4 и спаренный мультиплексор К155КП2. При использовании иностранных аналогов можно использовать предложенный в приложении 1 материал, заметив совпадение микросхем не только по выполняемым функциям, но и по номерам выводов отечественных и иностранных микросхем, что облегчает понимание принципов работы микросхем 74LS155 и 74LS153.

Условное обозначение микросхемы К155ИД4 изображено на рисунке 15,а. Микросхема представляет собой два двухвходовых дешифратора, объединённых информационными входами x1 и x2 и с раздельными входами разрешения работы E0 и E1. Условное обозначение иностранного аналога предложено на рисунке 15,б. Можно заметить, что номера выводов обеих микросхем и выполняемых функций этими выводами одинаковы.

Особенностью организации входов разрешения работы является наличие на них двухвходовых коньюнкторов, что позволяет легко из двух дешифраторов микросхемы организовывать полный дешифратор на 8 выходов. Для образования дополнительного входа дешифратора с тремя входами и восемью выходами (типа 3-8) необходимо объединить входы a0 и b0, используя полученный вход для подачи сигнала X3. Объединив входы a1 и b1, получим вход разрешения работы дешифратора с активным нулевым уровнем (рисунок 16).

  

   а)      б)

Рис. 15. Условное обозначение на принципиальных схемах  дешифратора  К155ИД4 (а) и его иностранного аналога (б)

   а)       б)

Рис. 16. Схема преобразования  спаренного дешифратора К155ИД4 в

дешифратор типа 3-8 (а) и условное обозначение полученного

дешифратора (б)

(Обратите внимание на расположение выходных переменных в предложенных схемах).

Дешифратор может быть использован для реализации булевых функций без их преобразования или минимизации, если учесть, что по каждому выходу реализуется конъюнкция всех входящих в функцию переменных, соответствующая определенному набору значений переменных. Реализация булевой функции сводится к поиску выходов дешифратора, соответствующих входящим в совершенную дизъюнктивную нормальную форму исходной функции элементарным конъюнкциям и объединению этих выходов с помощью элемента И-НЕ, если выходы дешифратора инверсные.

Условные обозначения мультиплексора К155КП2 на принципиальных схемах и его аналога показаны на рисунке 17. Микросхема К155КП2 представляет собой два мультиплексора, объединённых входами селекции адреса SED и с раздельными входами разрешения работы E0 и E1. Каждый мультиплексор имеет четыре информационных входа.

 

   а)      б)

Рис. 17. Условные обозначения на принципиальных схемах  

мультиплексора  К155КП2 (а) и его аналога (б)

С помощью микросхемы К155КП2 реализуется мультиплексор на восемь входов, если разумно использовать входы разрешения работы для организации третьего входа селекции данных. Этот вход будет выполнять роль старшего разряда входов селекции, а входы разрешения работы оказываются связаны дополнительным инвертором DD1 (рисунок 18,а).

 Рис. 18. Принципиальная схема (а) и условное обозначение на  

функциональных схемах (б) мультиплексора на 8  информационных  входов

На выходах микросхемы DD2 следует использовать двухвходовой дизъюнктор (DD3), который и формирует результирующий сигнал.   Условное обозначение образованного мультиплексора типа 8-1 (8 входов информации – один выход) предложено на рисунке 18,б.

Используя мультиплексор на 2n входов, легко реализовать с его помощью логическую функцию на n переменных. Для этой цели достаточно подать входные переменные на управляющие (адресные) входы SED, а на информационные входы подать уровни логического нуля или единицы в зависимости от значения реализуемой функции на том наборе значений переменных, которому соответствует данный вход. Можно на том же мультиплексоре реализовать функцию на (n+1) переменную, если на информационные входы в соответствии с конкретной функцией подавать логический нуль, логическую единицу или значения одной из переменных в прямом или инверсном виде, что зависит от конкретной ситуации. Процесс синтеза схемы на мультиплексоре покажем на примере.

Пусть функция задана следующим выражением:

 

Выделим конъюнкции вида , , ,  и выполним эквивалентное преобразование исходной функции:

Реализация данной функции на мультиплексоре, имеющем четыре информационных входа, показана на рисунке 19. (проверьте справедливость сказанного, задавая конкретные наборы значений переменных на входах мультиплексора и сверяя результат с исходной функцией). FLO, FL1 - уровни логического нуля и логической единицы.

 Рис. 19. Пример реализации логической функции на три

переменных на мультиплексоре с двумя входами селекции

Задание для подготовки к выполнению лабораторной работы

1. Изучить теоретический материал по лекциям и рекомендованной литературе (страницы с  28 по 36 и с 44 по 46 конспекта лекций [Л.А.Брякин. Основы схемотехники цифровых устройств: конспект лекций. – Пенза: Изд. Пенз.гос. ун-та, 2006. – 104 стр.]).. Составить таблицы истинности для предложенных на рис. 14 и 15 микросхем, предполагая подачу на входы разрешения активных сигналов. Синтезировать дешифратор на 8 выходов на микросхеме К155ИД2 и мультиплексор на восемь входов на микросхеме К155КП4. составить для синтезированных схем таблицы истинности. Схемы, таблицы истинности занести в отчёт при его оформлении, поместив в соответствующий пункт результатов выполнения работы.

2. Выполнить синтез и подготовить схемы и таблицы истинности для пунктов 2,3,5,6 и 7 порядка выполнения работы.

Порядок выполнения работы

 Примерно половина задания выполняется на стендах (например, исследование дешифратора и его применения), а вторая половина может выполняться на компьютере.

1. Используя для формирования переменных тумблеры стенда или модели тумблеров при работе с компьютером, проверить правильность составленных при подготовке к работе таблиц истинности дешифратора и проверить функционирование входов разрешения. Опишите поведение дешифратора в ответ на входные сигналы. Сделайте выводы по результатам выполнения данного пункта.

2. Составить схему, таблицу истинности и реализовать на стенде или компьютере с помощью дешифратора логическую функцию, предложенную с учётом номера варианта в табл. 4. Убедиться в правильности работы синтезированной схемы.

3. а) Синтезировать на основе дешифратора одноразрядный сумматор и проверить его функционирование. Используя схему включения дешифратора, предложенную на рисунке  16,а, необходимо при моделировании подать на вход E разрешающий нулевой уровень, а входы x1, x2, x3 следует использовать как входы одноразрядного полного сумматора. Добавив на выходах дешифратора два элемента типа 4И-НЕ, сформировать на выходе одного из них сигнал суммы, а на выходе второго – сигнал переноса. Подключить к выходам логические индикаторы и проверить  работу схемы, контролируя работу с помощью таблицы истинности для одноразрядного сумматора.

б)* Исследовать динамические свойства синтезированного сумматора, используя в качестве входных переменных указанные в табл. 1 импульсные сигналы.

4. Используя для формирования переменных тумблеры стенда или модели тумблеров при работе с компьютером, проверить правильность составленных для мультиплексоров таблиц истинности и проверить работу входов разрешения. Сделать выводы.

5. С помощью мультиплексора на восемь информационных входов синтезировать предложенную в табл. 3 функцию. Проверить функционирование схемы на стенде или компьютере.

6*.  а) Синтезировать предложенную в табл. 3 функцию с помощью мультиплексора на 4 информационных входа и проверить её функционирование на стенде или компьютере в статике.

б)* Исследовать динамические свойства синтезированной схемы, используя указанные в табл. 1 импульсные сигналы.

7. Синтезировать одноразрядный комбинационный сумматор на основе микросхемы К155КП2 и проверить его функционирование. При этом на выходе одного из мультиплексоров будет формироваться сумма, а на выходе второго – перенос.

Контрольные вопросы

1.При заданном числе входов дешифратора n, не считая входов разрешения работы, определить число выходов.

2. Почему с помощью дешифратора на n входов возможна реализация любой логической функции на n переменных? Какие дополнительные элементы для этого требуются?

3. Какие преобразования совершенной дизъюнктивной нормальной формы заданной функции необходимо осуществить, чтобы реализовать функцию на n переменных с помощью мультиплексора на (n-1)  входов селекции?

4. Какова роль разрешающих входов в мультиплексорах и дешифраторах?

Лабораторная работа № 3

ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ и использования ТРИГГЕРОВ

 Цель работы: изучить особенности функционирования асинхронного и синхронного RS-триггера на элементах И-НЕ, D-триггера, JK-триггера и их возможных применений.

Описание используемых триггеров

Лабораторная работа выполняется с использованием RS-триггеров, собранных на элементах И-НЕ и микросхем К155ТМ2 (D-триггеры) и К155ТВ1 (JK-триггер) или их аналогов при выполнении работы на компьютере: 74LS74 (7474) и 74LS72 (7472)  соответственно. Возможно применение и других моделей D-триггеров и JK-триггеров без привязки к конкретным сериям элементов, которые имеются в библиотеке цифровых элементов «Digital». Условные обозначения используемых микросхем и моделей приводятся ниже.

На рисунке 20 предложена схема асинхронного RS-триггера, поведение которого необходимо изучить, и его условное обозначение. Можно заметить, что запрещённой комбинацией входных сигналов является S=R=0, что приводит к появлению на обоих выходах уровней логической единицы.

 

Рис. 20. Схема и условное графическое обозначение асинхронного

 RS-триггера

На рисунке 21 предложена схема и условное обозначение синхронного RS-триггера на элементах И-НЕ. Триггер принимает информацию с входов R и S при единичном уровне на синхронизирующем входе C.  Активным уровнем по всем входам будет уровень логической единицы.

Рис. 21. Схема и условное графическое обозначение синхронного

 RS-триггера

На рисунке 22 предложены условные обозначения синхронного D-триггера микросхемы К155ТМ2 (а), модели микросхемы иностранного аналога 74LS74 (б) и модели D-триггера (в), не привязанной к конкретной серии элементов. Но эта модель соответствует по выполняемым функциям изучаемому D-триггеру, имеющему асинхронные S (вход сверху условного обозначения) и R (вход снизу условного обозначения) входы с активными нулями и принимающему сигнал с входа D при наличии на входе синхронизации нарастающего фронта.

Рис. 22. Условные обозначения D-триггера микросхемы К155ТМ2 (а),

иностранного эквивалента 7474 (б) и модели исследуемого триггера (в)

На рисунке 23 предложены условные обозначения JK-триггера микросхемы К155ТВ1 (а), модели микросхемы иностранного аналога 74LS72 (б) и модели JK-триггера (в), не привязанной к конкретной серии элементов и имеющей в отличии от упомянутых микросхем по одному входу J и K. Если в микросхемах К155ТВ1 и 7472 используются для подачи сигналов не все три входа J или три входа K, то на свободные входы необходимо подать уровень логической единицы. Асинхронные входы обладают максимальным приоритетом. То есть подача активного сигнала на один из асинхронных входов должна приводить к блокировке синхронных входов.

Рис. 23. Условные обозначения JK-триггера микросхемы К155ТВ1 (а),

иностранного эквивалента 7472 (б) и модели исследуемого триггера (в)

Задание для подготовки к выполнению лабораторной работы

Изучить теоретический материал по лекциям и рекомендованной литературе (страницы с  55 по 89 конспекта лекций [Л.А.Брякин. Основы схемотехники цифровых устройств: конспект лекций. – Пенза: Изд. Пенз.гос. ун-та, 2006. – 104 стр.]). Составить временные диаграммы изучаемых триггеров с учётом номера варианта, таблицы 6 и рисунка входных сигналов (рис. 24) при изучении работы триггеров в статике (входные информационные сигналы формируются тумблерами, а синхронизирующие сигналы с помощью кнопок с антидребезговыми схемами при работе на стенде).

Рис. 24. Временные диаграммы вспомогательных сигналов

Сигнал «c» используется в качестве синхросигнала в синхронных триггерах, а остальные сигналы используются в качестве информационных при построении поведения изучаемых триггеров. Если поведение триггеров изучается в динамике, то с учётом варианта необходимо определить, какой входной сигнал следует использовать в качестве сигнала синхронизации осциллографа.

Для каждого пункта в отчёте записать задание с учётом номера бригады, предложить схемы изучаемых триггеров, таблицы переходов, определить запрещённые комбинации входных сигналов, если они есть, построить временные диаграммы в статике, описать особенности работы триггеров.

Порядок выполнения работы

1. Изучение особенностей функционирования асинхронного RS-триггера на элементах И-НЕ.

а) Собрать асинхронный RS- триггер на элементах И-НЕ (см. рис. 20), формируя информационные сигналы R и S от тумблеров и выводя на индикацию как выходы, так и входы триггера. Используя таблицу переходов, проверить функционирование триггера. Обратить внимание на запрещенную комбинацию входных сигналов. К каким уровням она приводит на выходах триггера? Объясните в отчёте наблюдаемые на выходах сигналы. Проверить функционирование триггера с помощью временных диаграмм, построенных для данного триггера в процессе подготовки к лабораторной работе, убедиться в правильности построенных диаграмм. 

 Таблица 6

Вариант

Входные сигналы триггеров

Вариант

Входные сигналы триггеров

1

S=D=J=a

7

S=D=J=e

R=K=b

R=K=b

2

S =J=a

8

S =J=d

R=K=D=d

R=K=D=e

3

S=J=e

9

S=D=J=e

R=K=D=a

R=K=f

4

S=D=J=f

10

S=D=J=f

R=K=a

R=K=g

5

S=D=J=g

11

S=D=J=g

R=K=a

R=K=e

6

S=D=J=b

12

S=D=J=f

R=K=d

R=K=b

б)* Проверить функционирование асинхронного триггера  в динамике, используя в качестве сигналов S и R импульсы генератора стенда (например, S=F2, R=F8). Построить временные диаграммы входных сигналов (входы S и R) и обоих выходных сигналов с учётом взаимного расположения всех сигналов в реальном времени. При этом целесообразно сначала изобразить входной сигнал с минимальной частотой, затем под  ним второй входной сигнал, затем оба выходных сигнала. Определить интервалы времени, где триггер оказывается в запрещённом состоянии, и отметить их каким-либо образом. Измерить задержки срабатывания триггера от фронта входного сигнала, который вызвал переход триггера в противоположное состояние, до соответствующего фронта выходного сигнала, стрелкой указав измеряемый интервал.

Пронаблюдать явление генерации в триггере при подаче импульсной последовательности одновременно на входы S и R (S=R). Если генерация не наблюдается, то можно увеличить возможность её появления. Для этого достаточно последовательно с выходом каждого элемента И-НЕ триггера ввести дополнительно неинвертирующие цепочки из двух инверторов каждая. В отчёт записать результаты испытаний триггера.

2. Изучение особенностей функционирования синхронного RS-триггера на элементах И-НЕ.

Собрать синхронный RS-триггер на элементах И-НЕ (см. рис. 21), формируя информационные сигналы с помощью тумблеров, а синхросигнал сформировать с помощью кнопки. Проверить функционирование триггера по таблице переходов и временным диаграммам, построенным при подготовке к занятию с учётом варианта и таблицы 6. Обратите внимание на запрещённую комбинацию  входных сигналов и на поведение триггера при этом.

3. Изучение особенностей функционирования синхронного D-триггера с асинхронными входами R и S.

Изучить работу микросхемы К155ТМ2 в статике, построив таблицы переходов для входа D и асинхронных входов R и S. При подаче активного сигнала на любой асинхронный вход попробуйте записать информацию в триггер по синхронному входу D и по результатам эксперимента сделайте выводы, записав их в отчёте по лабораторной работе. Проверить работоспособность триггера с помощью временных диаграмм, построенных при подготовке к занятию. Обратить внимание на особенности приёма информации с входа D.

4. Изучение особенности функционирования JK-триггера с асинхронными входами R и S.

Исследовать поведение микросхемы К155ТВ1, построив таблицы переходов как для J и K входов, так и для асинхронных входов R и S. Попытайтесь записать информацию по синхронным входам при наличии активного сигнала на одном из асинхронных входов и сделайте выводы. Проверить  функционирование с помощью временных диаграмм. Обратите внимание на работу триггера в режиме T-триггера. 

5. Предложите схемы асинхронных T-триггеров на D-триггере и JK-триггере и испытайте их работу при подаче импульсов на счётный вход от кнопки или от генератора стенда. Постройте временные диаграммы работы этих триггеров при воздействии на счётный вход трёх импульсов с учётом фронта переключения изучаемых триггеров.

6*. Синтезировать JK-триггер на базе D-триггера К155ТМ2 и мультиплексора К155КП2 и проверить его работоспособность на стенде. Представить схему в отчёте и объяснить её поведение.

7*. Построить временные диаграммы (при подготовке к лабораторной работе дома) для предложенной в таблице 7 триггерной схемы с учётом предложенных на рисунке 25 входных сигналов в предположении указанных начальных состояний триггеров. При построении временных диаграмм считаем элементы идеальными. Усложнить схему цепью начального сброса в заданное исходное состояние сигналом R (рис. 25) в предположении использования в схеме триггеров типа К155ТМ2 и К155ТВ1. Собрать разработанную схему на стенде и, формируя сигнал синхронизации от кнопки, а сигнал сброса в заданное исходное состояние от тумблера или используя сигналы с генератора стенда, убедиться в правильности построенных временных диаграмм. При моделировании следует учесть тот факт, что инвертор, формирующий синхросигнал на некоторых предлагаемых схемах, имеет задержку, в модели соизмеримую с задержкой модели триггера. Это может привести к нарушению логики работы схемы. Чтобы обеспечить работу схемы с учётом теоретических рассуждений в предположении идеальности инвертора, достаточно в цепи синхронизации триггеров непосредственно от сигнала C ввести неинвертирующий логический элемент, например, коньюнктор. Подобная ситуация возможна и на реальных элементах. Представить результаты в отчёте.

Рис. 25. Временные диаграммы входных сигналов триггерных схем

Контрольные вопросы

1. Чем отличается динамическое управление триггеров от статического?

2. Можно ли определить запрещенные комбинации входных сигналов для D- и JK- триггеров?

3. При каких условиях возможна генерация в асинхронном RS- триггере?

4. Чем отличается синхронный и асинхронный T- триггеры?

5. Как следует изменить схему синхронного RS-триггера на элементах

И-НЕ, чтобы организовать дополнительно асинхронные входы S и R?

6. Какова продолжительность интервала приёма информации в динамическом триггере и в двухступенчатом триггере?


Таблица
7

вариант

схема

вариант

схема

1

Q2Q1Q0=011

7

Q2Q1Q0=010

2

Q2Q1Q0=101

8

Q2Q1Q0=101

3

Q2Q1Q0=101

9

Q2Q1Q0=110

4

Q2Q1Q0=011

10

Q2Q1Q0=110

5

Q2Q1Q0=010

11

Q2Q1Q0=101

6

Q2Q1Q0=011

12

Q2Q1Q0=001

Лабораторная работа № 4

ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ и использования регистров

 Цель работы: изучить принципы работы и способы применения регистров.

Описание используемых микросхем

В лабораторной работе используется четырёхразрядный регистр К155ИР1, условное обозначение которого представлено на рисунке 26,а. Регистр реализован на базе двухступенчатых триггеров, формирующих результат по заднему фронту сигнала синхронизации. Особенностью микросхемы является наличие двух входов синхронизации, каждый из которых активен при выполнении соответствующей микрооперации. Чтобы исключить паразитные явления, изменение информационных сигналов и режима работы следует производить при логическом нуле на обоих входах синхронизации.

 Рис. 26. Условное обозначение микросхемы К155ИР1 (а) и модели  регистра (б), на которой можно смоделировать работу отечественной  микросхемы

В зависимости от значения управляющего сигнала E регистр может выполнять две микрооперации.

Если E=1, то разрешается параллельный приём информации (WRITE- запись) с входов данных D0, D1, D2, D3 под действием спадающего фронта сигнала синхронизации CWR (сигнал CWR переходит из “1” в “0”). Выполняется микрооперация: RG:=D.

Если E=0, то разрешается сдвиг хранимой информации вверх  (RG<) по заднему фронту сигнала синхронизации сдвига C>. Если считать при этом разряд RG3 за старший, то осуществляется правый сдвиг (RS) содержимого регистра на один разряд, то есть выполняется микрооперация: RG:=RS(RG,1). Одновременно со сдвигом в освободившийся разряд RG3 примется информация с входа D3>.

Если считать разряд RG3 за младший, то осуществляется левый сдвиг (LS) в сторону старших разрядов на один разряд: RG:=LS(RG,1).

При изучении работы микросхемы допустимо на оба входа синхронизации одновременно подавать синхроимпульсы, поскольку активность входа зависит от уровня сигнала E.

При  выполнении лабораторной работы на компьютере возможно применение микросхемы 74195, условное обозначение которой предложено на рисунке 26,б. Необходимо учитывать некоторые отличительные особенности микросхемы, которые приведут к несколько иным результатам, не совпадающим с результатами изучения микросхемы К155ИР1. Например, активным фронтом синхросигнала в микросхеме К155ИР1 является спадающий фронт, а в микросхеме 74195 – нарастающий, параллельная запись в первом случае производится по единичному уровню сигнала E, а в микросхеме 74195 – по нулю. Но это не является принципиальным отличием и может быть учтено применением в соответствующих цепях инверторов. Необходимым требованием при выполнении работы является понимание происходящих в микросхеме процессов и умение объяснить наблюдаемое. Информационные входы при параллельном приёме помечены метками A, B, C, D, которым соответствуют выходы: QA, QB, QC, QD. Подача на вход «CLR» нуля приводит к сбросу триггеров микросхемы в ноль. Поскольку в отечественной микросхеме асинхронный сброс не предусмотрен, на этот вход следует подавать пассивный уровень (единичный, то есть уровень логической единицы). При сдвиге поразрядно информация записывается с входов J и K, объединённых вместе. Вход синхронизации «CLK» по нарастающему фронту заставляет микросхему выполнять сдвиг информации сверху вниз, если на управляющем входе «SH/LD’» присутствует уровень логической единицы. Если на этом управляющем входе уровень нуля, то выполняется запись параллельно с входов параллельного приёма A, B, C, D. Пример включения микросхемы для знакомства с выполняемыми ею микрооперациями показан в файле «registr74195.ewb», а скорректированный вариант включения иностранной микросхемы с целью приближения по функциям к отечественной микросхеме К155ИР1, предложен в файле «registr74195=ir1.ewb».

Используя сочетание регистра с комбинационным сумматором, можно расширить функциональные возможности регистра.  На рисунке 27 предложены условные обозначения отечественного и иностранного четырёхразрядного комбинационного сумматора.

Рис. 27. Условное графическое обозначение микросхемы

четырёхразрядного сумматора К155ИМ3 (а) и модели

иностранного аналога (б)

Если соединить микросхему К155ИР1 с  сумматором так, как показано в виде функциональной схемы на рисунке 28, то образуется накапливающий сумматор. При изучении накапливающего сумматора можно воспользоваться файлом «registr-summator.ewb».

Рис. 28. Функциональная схема накапливающего регистра

с указанием выполняемых микроопераций

Задание для подготовки к выполнению лабораторной работы

Изучить теоретический материал по лекциям и рекомендованной литературе (страницы с  90 по 103 конспекта лекций [Л.А.Брякин. Основы схемотехники цифровых устройств: конспект лекций. – Пенза: Изд. Пенз.гос. ун-та, 2006. – 104 стр.]). Построить временные диаграммы поведения регистра для тех пунктов порядка выполнения работы, в которых диаграммы  могут быть построены без проведения экспериментов. Построить принципиальную схему накапливающего сумматора на микросхемах К155ИР1 и К155ИМ3 или их иностранных эквивалентах и временные диаграммы его работы с учётом задания в пункте 3 порядка выполнения работы.

Порядок выполнения работы

1. Изучение особенностей функционирования сдвигающего регистра и выполняемых им микроопераций.

  Подключите к информационным входам и входу режима работы E микросхемы К155ИР1 тумблеры для формирования логических уровней, а на объединённые входы синхронизации подайте сигнал от кнопки стенда. Выходы микросхемы подключите к логическим индикаторам. Установите на информационных входах D[3/0] предложенное в таблице 8 число и при произвольном исходном состоянии регистра с помощью кнопки синхронизации, тумблера управления входом E и тумблера управления входом последовательного приёма информации D3> имитируйте показанные на рисунке  29 входные сигналы. В процессе формирования сигналов постройте временные диаграммы для всех выходов регистра. Объясните наблюдаемые сигналы, указав стрелками причинно-следственные связи. Укажите режимы работы регистра в разные моменты времени.  

 Таблица 8

Вариант

1

2

3

4

5

6

D[3/0]

1101

0011

1110

1010

0110

1100

Вариант

7

8

9

10

11

12

D[3/0]

1011

0110

0101

1001

0111

1110

 Рис. 29. Временные диаграммы управляющих сигналов

2. Изучение особенностей работы сдвигающего регистра в счётчике Джонсона (Мёбиуса).

Подайте на входы D[3/0] нули, а выход RG0 соедините через инвертор с входом D3>. Синхросигнал сформируйте от кнопки. Подав на вход E логическую единицу, нажатием кнопки запишите во все разряды регистра нули. Изменив состояние сигнала E на противоположное, подайте с помощью кнопки 9 импульсов, контролируя поведение выходных сигналов регистра. Постройте временные диаграммы синхросигнала, сигнала E и всех выходных сигналов регистра и объясните поведение.

3. Изучение особенностей работы накапливающего сумматора.

Соберите накапливающий сумматор (рис. 27) на стенде,  используя тумблеры для формирования числа B на входах сумматора и управляющего сигнала E на входе регистра. Подключите к выходам регистра и сумматора индикаторы состояния. Подайте на входы B сумматора число из таблицы 8. При E=0 запишите подачей четырёх импульсов ноль в регистр. Измените состояние сигнала E на единичное. Подачей импульса на вход синхронизации запишите число в регистр. Обратите внимание на информацию, наблюдаемую на выходах регистра и сумматора. Объясните то, что видите. Подайте на входы B сумматора число 1101.  Подачей импульса на вход синхронизации запишите в регистр сумму. Предполагая исходное состояние регистра равным нулю, постройте временные диаграммы работы накапливающего сумматора, на которых изобразите два импульса синхронизации, сигнал E, информацию на входах B сумматора, на выходах регистра и сумматора.  

4. Изучение особенностей работы счётчика, построенного на базе накапливающего сумматора.

Превратите накапливающий сумматор в четырёхразрядный счётчик, который при подаче каждого импульса на синхронизирующий вход C выполняет предложенную в таблице 9 микрооперацию. Поясните работу счётчика временными диаграммами при произвольном исходном состоянии регистра и подаче двух импульсов синхронизации. Объясните предложенные временные диаграммы.

5*. Проектирование реверсивного счётчика

Используя схему накапливающего сумматора, на входах B предложите комбинационную схему, которая в зависимости от состояния дополнительного сигнала управления превращает схему в суммирующий или в вычитающий счётчик.  Счёту подлежат импульсы, поступающие на вход синхронизации регистра. В режиме суммирования каждый синхроимпульс должен увеличивать состояние регистра на единицу (выполняется микрооперация RG:=RG+1), а  в режиме вычитания – уменьшать на два (выполняется микрооперация RG:=RG-2). Определите, какой уровень сигнала надо подать на вход режима работы микросхемы регистра. Смоделируйте всю схему на компьютере с дополнительным управляющим входом, опишите поведение и постройте временные диаграммы работы.


 Таблица 9

Вариант

1

2

3

4

5

6

мко 

RG=RG+3

RG=RG-3

RG=RG+2

RG=RG-2

RG=RG+1

RG=RG-1

Вариант

7

8

9

10

11

12

мко 

RG=RG+4

RG=RG-4

RG=RG+5

RG=RG-5

RG=RG+6

RG=RG-6

мко – микрооперация

Контрольные вопросы

1. Что такое регистр?

2. Есть ли отличия в условном обозначении регистра в зависимости от того, реализован регистр на триггерах с динамическим управлением или на двухступенчатых триггерах?

3. Отличаются ли сдвигающие регистры по направлению сдвига схемотехнически?

4. Чем отличается комбинационный сумматор от накапливающего сумматора?

5. С какой целью может использоваться вход переноса в младшем разряде сумматора при выполнении алгебраического суммирования?

6. Если в регистре накапливающего сумматора ноль, а на входе сумматора число N, то какое число будет непосредственно на выходах комбинационного сумматора после записи числа N в регистр?


Лабораторная работа № 5

ИЗУЧЕНИЕ ПРИНЦИПОВ РАБОТЫ и использования счётчиков

 Цель работы: изучить принципы работы и способы применения двоичных счётчиков.

Описание используемых микросхем

В лабораторной работе используются микросхемы двоичных счётчиков с последовательным переносом К155ИЕ5 и с параллельным переносом К155ИЕ7.

Микросхема К155ИЕ5 (рис. 30,а) представляет сочетание T-триггера (T)  и двоичного счётчика на три разряда (CT2). Вход +1T является счётным входом T-триггера с выходом Q0, а вход +1CT является счётным входом трёхразрядного счётчика CT2 с выходами Q1, Q2,Q3. Для организации четырехразрядного счётчика необходимо соединить T-триггер и трёхразрядный счётчик цепью переноса, как показано на рисунке 30,а. Тогда вход +1T будет счётным входом четырёхразрядного счётчика. Конъюнкция единичных уровней на входах R приводит все триггеры в нулевое состояние.

 Рис. 30. Условное обозначение микросхемы К155ИЕ5 и её  

иностранного аналога 7493

В микросхеме 7493 (рис. 30,б) T-триггер имеет вход CKA и выход QA, а счётчик имеет вход CKB с выходами QB, QC, QD. Входы R01 и R02 являются входами сброса в ноль.

. Микросхема К155ИЕ7 представляет четырёхразрядный реверсивный счётчик с возможностью занесения параллельно четырёхразрядного числа (рис. 31,а). Суммирующий вход +1 одновременно со своей основной функцией является входом разрешения вычитания импульсов, поступающих по входу -1. Аналогично (только при подаче на вход -1 уровня логической единицы) счётчик будет подсуммировать импульсы, поступающие на вход +1. По входам данных D[3/0] в счётчик по нулевому уровню синхросигнала С может быть записано двоичное число. Уровнем логической единицы по входу R счётчик может быть сброшен в нуль. Если в режиме суммирования при состоянии счётчика 1111 поступает на суммирующий вход уровень нуля, то нулевой уровень формируется на выходе CR, являющемся выходом сигнала переноса в следующий разряд при сложении. Если в режиме вычитания при состоянии счётчика 0000 поступает на вычитающий вход уровень логического нуля, то нулевой уровень формируется на выходе заёма BR, который является выходом сигнала переноса при вычитании. Микрооперация суммирования или вычитания выполняется по переднему фронту соответствующего входного сигнала.  

Микросхема 74191 (рис. 31,б) не является аналогом отечественной микросхемы К155ИЕ7, но может быть использована для выполнения лабораторной работы. По нарастающему фронту синхросигнала «CLK» в зависимости от состояния сигнала «D/U’» счётчик суммирует или вычитает при наличии нуля на входе разрешения счёта (вход переноса) «CTEN», формируя на выходе «RCO» ноль при переносе, а на выходе «MAX/MIN» формирует признак переполнения. Параллельная загрузка реализуется при нуле на входе «LOAD». При выполнении работы на компьютере адаптируйте требования порядка выполнения к используемой микросхеме, если это необходимо.

Рис. 31. Условное обозначение микросхемы К155ИЕ7 и иностранной  

микросхемы реверсивного счётчика 74191

   Задание для подготовки к выполнению лабораторной работы

Изучить теоретический материал по лекциям и рекомендованной литературе (страницы с  90 по 103 конспекта лекций [Л.А.Брякин. Основы схемотехники цифровых устройств: конспект лекций. – Пенза: Изд. Пенз.гос. ун-та, 2006. – 104 стр.]). Построить временные диаграммы поведения счётчиков с учётом заданий на работу, если их поведение вам понятно, разработайте схему счётчика с произвольным модулем счёта и поясните его работу временными диаграммами.

Порядок выполнения работы

1. Изучение особенностей функционирования счётчиков на D-триггерах и JK-триггерах.

1.1. Построить двухразрядный суммирующий счётчик на D-триггерах К155ТМ2. Подавая на счётный вход импульсы, наблюдайте и объясните поведение счётчика. Постройте временные диаграммы работы.

1.2. Построить двухразрядный вычитающий счётчик на JK-триггерах К155ТВ1. Подавая на счётный вход импульсы, наблюдайте и объясните поведение счётчика. Постройте временные диаграммы работы.

2. Изучение особенностей работы микросхем счётчиков.

2.1. Изучение микросхемы К155ИЕ5. Соберите предложенную на рисунке 30 схему, подавая на счётный вход и на соединённые вместе входы сброса сигналы с моделей тумблеров. Выходы счётчика подключите к индикации. При подаче на вход R логической единицы  подайте несколько импульсов на счётный вход. Объясните наблюдаемую картину. При нуле на входе R подайте импульсы на счётный вход, постройте временные диаграммы поведения счётчика при подаче пяти импульсов и объясните работу.

2.2. Изучение микросхемы К155ИЕ7.

 Наберите на входах параллельного занесения информации число, предложенное в таблице 8.  Кратковременной подачей на вход синхронизации при параллельном занесении логического нуля запишите это число в счётчик. Затем в режиме суммирования, если номер вашего варианта чётный, и вычитания, если номер вашего варианта нечётный, добейтесь переполнения счётчика. После переполнения измените направление счёта на противоположное и добейтесь переполнения в данном режиме. Постройте временные диаграммы поведения всех входных и выходных сигналов счётчика и объясните увиденное.

3. Изучение работы счётчика с произвольным модулем счёта.

Используя вход R, на основе К155ИЕ5 разработайте счётчик с основанием счёта, выбранным из таблицы 8.  Смоделируйте синтезированную схему и проверьте её работу. Постройте временные диаграммы.

Контрольные вопросы

1. Что такое счётчик?

2. Чем отличается счётчик с последовательным переносом от счётчика с параллельным переносом (по быстродействию и по используемым T-триггерам)?

3. Почему изготавливают микросхемы суммирующих и реверсивных счётчиков, но не изготавливают микросхемы вычитающих счётчиков?

4. Чем схемотехнически отличаются суммирующие и вычитающие счётчики?

5. Предложите схему суммирующего счётчика на два разряда на D- и JK-триггерах.

6. Каков модуль счёта у десятичного счётчика?

7. Как можно менять модуль счёта у счётчика, имеющего вход сброса в ноль?

Лабораторная работа № 6

проектирование простейших цифровых устройств

 Цель работы: зная принципы работы основных узлов цифровой техники, попытаться решить одну из поставленных задач по проектированию простейшего устройства.

Задание для подготовки к выполнению лабораторной работы

Ставится задача проектирования одного из описанных ниже устройств, составление схемы устройства с использованием рекомендованных узлов или любых других, которые позволят решить задачу, описание работы разработанного устройства по составленной схеме и, желательно, моделирование на компьютере с предложением результатов работы модели и с комментарием. Моделирование позволяет представить результат копией рабочего стола и состояний сигналов на выходах представляющих интерес для пояснения работы узлов устройства. Если моделирование реализовать трудно, возможна разработка устройства (составление схемы устройства) с использованием отечественных или иностранных микросхем и детальное описание принципа работы устройства.

Предлагаемые задачи

1. Разработать устройство преобразования двухразрядного десятичного числа в двоичный эквивалент.

Устройство строится с применением десятичных и двоичных счётчиков, которые могут быть найдены в библиотеке моделей счётчиков используемого программного продукта. Десятичные счётчики должны иметь возможность параллельного занесения исходного преобразуемого числа с моделей тумблеров по сигналу записи «LOAD», который одновременно сбрасывает в нулевое состояние выходные двоичные счётчики. Как только в десятичные счётчики окажется загружено не равное нулю число, схема должна быть автоматически настроена на приём импульсов с генератора импульсов, в роли которого может выступать модель тумблера. Под действием импульсов один из счётчиков начинает суммировать, а другой – начинает вычитать. В момент окончания преобразования схема перестаёт реагировать на счётные импульсы. Результат преобразования окажется в двоичном счётчике. Удобно использовать в схеме индикаторы информации в шестнадцатеричной системе для проверки правильности работы устройства. Вариант схемы формирования входной информации с индикаторами и управляющих сигналов предложен в файле «gen-slov-indik.ewb» (рисунок 32).

Рис. 32. Схема формирования сигналов при моделировании устройств

2. Разработать устройство преобразования семиразрядного двоичного числа в двухразрядный десятичный эквивалент.

Устройство строится с применением десятичных и двоичных счётчиков, которые могут быть найдены в библиотеке моделей счётчиков используемого программного продукта. Двоичные счётчики должны иметь возможность параллельного занесения исходного преобразуемого числа с моделей тумблеров по сигналу записи «LOAD», который одновременно сбрасывает в нулевое состояние выходные десятичные счётчики. Как только в двоичные счётчики окажется загружено не равное нулю число, схема должна быть автоматически настроена на приём импульсов с генератора импульсов, в роли которого может выступать модель тумблера. Под действием импульсов один из счётчиков начинает суммировать, а другой – начинает вычитать. В момент окончания преобразования схема перестаёт реагировать на счётные импульсы. Результат преобразования окажется в десятичном счётчике. Удобно использовать в схеме индикаторы информации в шестнадцатеричной системе для проверки правильности работы устройства.

3. Разработать устройство преобразования параллельного восьмиразрядного кода в последовательный код.

В устройстве с помощью тумблеров формируется параллельный код, на выходе формируется стоповый уровень единицы. При подаче импульсов устройство формирует на выходном проводе стартовый ноль, затем информационные разряды с тумблеров, после которых формируется стоповый уровень единицы. То есть передача осуществляется при подаче десяти импульсов на вход синхронизации. Простейшая схемная реализация предполагает применение мультиплексора и счётчика. Но возможны варианты. Удобно представить  параллельный код и временные диаграммы синхроимпульсов и последовательного кода с комментариями.

4. Разработать простейший цифровой замок.

Замок должен содержать 5 клавиш (тумблеров), с помощью которых вводится код открывания, и 4 тумблера для задания ключевого слова. Одна из пяти клавиш используется как управляющая, определяющая момент чтения набранной комбинации. Количество возможных программируемых комбинаций не более 16. Если набирается правильная комбинация нажатых клавиш, то замок формирует уровень единицы на первом выходе (открывание замка), а на втором – ноль. Если набрана неправильная комбинация, то на втором выходе формируется уровень единицы, что соответствует включению сирены на время нажатого состояния клавиши. При отсутствии нажатых клавиш и в процессе последовательного нажатия сигналов сирена не должна включаться.

Удобно для задания кодовой комбинации и срабатывания замка использовать мультиплексор и дешифратор. Возможны и другие решения.

5. Разработать комбинационный четырёхразрядный умножитель.

Умножитель принимает два четырёхразрядных двоичных числа и выдаёт на восьми выходах двоичный результат. Подавая, например, на входы числа Fh и Fh, получим на выходах E1h=225dec. (15*15=225). Умножитель строится на трёх комбинационных сумматорах и множестве конъюнкторов.

6. Разработайте на основе реверсивного счётчика устройство, которое под действием импульсов автоматически меняет направление счёта при достижении крайнего состояния: если достигли при сложении состояния 1111, то следующий входной импульс должен оказаться первым в режиме вычитания, а если при вычитании достигли состояния 0000, то следующий импульс должен начать процедуру суммирования.

Возможно применение RS-триггера для изменения направления счёта.

7. Разработайте устройство, которое принимает синхронно с импульсами синхронизации по четырём проводам двоичные числа D[3/0] и распределяет эти числа по четырём направлениям: A[3/0], B[3/0], E[3/0], F[3/0]. Поведение устройства поясняется временными диаграммами рисунка 33.

Рис. 33. Временные диаграммы работы устройства

В состав устройства будет входить непременно двоичный счётчик, регистры  и комбинационная схема распределения информации по выходам.

8. Разработайте устройство, работа которого описывается временными диаграммами рисунка 34.


Рис. 34. Временные диаграммы работы

По сигналу «Пуск» устройство приводится в исходное состояние, сохраняя состояние выходной шины «A[3/0]», и начинает реагировать на синхроимпульсы входа C. По первому импульсу оно записывает число D1 с входной шины D[3/0], по второму – подсуммирует к D1 число D2, а по третьему - выдаёт сумму на выходную шину A[3/0] и прекращает реагировать на импульсы синхросигнала до следующего сигнала «Пуск». Устройство будет содержать простейший счётчик, сумматор, регистры.

Список использованной литературы

1. Л.А.Брякин. Основы схемотехники цифровых устройств: конспект лекций. – Пенза: Изд. Пенз.гос. ун-та, 2006. – 104 стр.

2. В.И.Карлащук. Электронная лаборатория на IBM PC.- М.: «Солон-Р», 1999.

3. Е.П.Угрюмов.  Цифровая схемотехника. – СПб.: БХВ-Петербург, 2001. – 528 с.: ил.

4. Н.П.Сергеев, Н.П.Вашкевич. Основы вычислительной техники. М.,ВШ, 1988.-312с.


Приложение 1

Таблица соответствия иностранных  и отечественных микросхем

Условное изображение отечественной микросхемы.

Условное обозначение иностранной микросхемы, аналогичной отечественной по выполняемым функциям

555ЛА3 – 4 элемента типа 2И-НЕ

7400 – 74LS00

555ЛА4 – 3 элемента типа 3И-НЕ

7410 – 74LS10

555ЛА1 – 2 элемента типа 4И-НЕ

7420 – 74LS20

555ЛР1 (ЛР11) – 2 элемента типа 2-2И-ИЛИ-НЕ

7451 – 74LS51

555ИД4 – два дешифратора типа 2-4 с общими двумя адресными входами  (контакты 13 и 3), с раздельными входами разрешения работы первого дешифратора (контакты 1 и 2) и второго (контакты 14 и 15)  и выходами первого дешифратора (0.0 …0.3) и второго (1.0 …1.3) дешифратора.

74LS155 – спаренный дешифратор с общими адресными входами A и B, выходами первого (1Y0…1Y3) и второго (2Y0…2Y3) дешифратора и раздельными управляющими входами (1G, 1C и 2G, 2C)

555КП2 – два мультиплексора типа 4-1 (4 входа информационных при одном выходе), у которых общие входы селекции данных SED, раздельные управляющие (разрешающие работу) входы E0 и E1.  

74LS153 – два мультиплексора, общие входы селекции которых обозначены буквами A и B, раздельными разрешающими входами 1G и 2G. Информационные входы помечены символами  (1C0…1C3) и (2C0…2C3), которые соответствуют выходам 1Y и 2Y.

К155ТМ2 – два D-триггера с асинхронными установочными входами.

7474 – два D-триггера (1 и 2) с прямыми выходами (1Q и 2 Q) и инверсными выходами (1Q’ и 2 Q’), входами синхронизации (1CLK и 2CLK), информационными входами (1D и 2D), асинхронными входами сброса в ноль (1CLR’ и 2CLR’) и записи единицы (1PRE’ и 2PRE’).

К155ТВ1 – JK-триггер с логикой на входах J и K и асинхронными установочными входами R и S.

7472  – JK-триггер с логикой 3И на входах J (J1, J2, J3) и K (K1, K2, K3), входом синхронизации CLK и асинхронными установочными входами R (CLR’) и S (PRE’).

К155ИР1 – универсальный регистр, выполняющий две микрооперации: сдвиг на разряд при E=0 под действием синхросигнала C> и параллельный приём информации при E=1 под действием синхросигнала на входе CW.

74159 – универсальный регистр, выполняющий три микрооперации. Под действием нуля на входе «CLR» осуществляется сброс в ноль, в зависимости от уровня сигнала на входе «SH/LD’» осуществляется по нарастающему фронту на входе «CLK» параллельный приём с входов A, B, C, D или сдвиг с приёмом информации по соединённым вместе входам «J, K’».

К155ИЕ5 - сочетание T-триггера с входом +1T и трёхразрядного счётчика CT2 с входом +1CT. Сброс наблюдается при совпадении единиц на входах R.

10 – общ., 05 - +5В

7493 – сочетание T-триггера с входом CKA и выходом A и трёхразрядного счётчика с входом CKB и выходами B, C, D. Сброс всех триггеров микросхемы происходит при одновременной подаче единичных уровней на входы R01 и R02.

К155ИЕ7 – реверсивный счётчик с возможностью параллельного занесения информации.

08 – общ., 16 - +5В

74191 – реверсивный двоичный счётчик с возможностью параллельного занесения информации по нулю на входе LOUD. Направление счёта зависит от сигнала U/D’, вход переноса CTEN, выход переноса RCO. Счётным входом является вход синхронизации: CLK.   

 

Микросхема 74192 аналогична К155ИЕ6 (десятичный счётчик)

К155ИМ3 – четырёхразрядный двоичный сумматор.

4008 – четырёхразрядный двоичный сумматор. S[3/0]=A[3/0]+B[3/0]+CIN, где CIN – сигнал переноса в младший нулевой разряд. COUT – сигнал переноса в следующую микросхему сумматора, сигнал переполнения.  

На отечественных микросхемах, содержащих несколько одинаковых элементов в одном корпусе, дано изображение одного элемента, но входы и выходы помечены номерами выводов всех элементов. Для элемента 555ЛА3 входам 1 и 2 соответствует выход с номером 3, а входам 4 и 5 соответствует выход 6.

На условных обозначениях иностранных микросхем входы обозначены буквами A, B, C, D, …,  а выходы буквами Y, Q, …. Цифры указывают на номер логического элемента или номер разряда. Вывод GND необходимо соединить с общим проводом (нулём), а на вывод Ucc надо подать напряжение +5Вольт. Для микросхемы 74LS00 первый элемент имеет два входа 1A и 1B, а выход этого элемента обозначен символом 1Y. Выполняемая элементом микросхемы функция при выводе условного обозначения на рабочий стол может быть определена таблицей истинности, которая выводится на экран нажатием клавиши F1 при отмеченном левой клавишей мышки изображении микросхемы. Если при моделировании возникнут проблемы, то выберите идеальные модели микросхем.

 Приложение 2

Одноразрядный полный сумматор

Рассмотрим задачу синтеза комбинационного одноразрядного двоичного сумматора, имеющего три эквивалентных входа: ai,bi,pi и два выхода: выход сигнала переноса в старший разряд pi+1 и выход суммы в данном разряде si (рис. 32,а).

Функционирование сумматора можно задать таблицей истинности (рис. 32,б).

 а)

ai

bi

pi

pi+1

si

0

0

0

0

0

0

0

1

0

1

0

1

0

0

1

0

1

1

1

0

1

0

0

0

1

1

0

1

1

0

1

1

0

1

0

1

1

1

1

1

  б)

Рис. 32. Условное графическое обозначение одноразрядного сумматора (а), его  таблица истинности (б)

Для сигнала переноса pi+1 легко заполнить диаграмму Вейча и выполнить минимизацию

 

Функция трех переменных si минимизации не подлежит. Но поскольку функция pi+1 легко реализуется, то, рассматривая si как функцию четырех переменных ai,bi,pi,pi+1, легко составить диаграмму Вейча для этой функции как частично заданной и, доопределив её, выполнить минимизацию функции:

.

Можно исключить необходимость синтеза частично заданной функции для определения суммы si. Обратите внимание, что сумма на шести наборах значений входных переменных (от набора 001 до набора 110) равна инверсии переноса pi+1. Но на наборе 000 в этом случае необходимо обеспечить нулевое значение суммы, а на наборе 111 – обеспечить равенство суммы единице. Для обеспечения нуля достаточно использовать функцию ИЛИ для всех входных переменных: (), а для формирования единицы следует использовать функцию И: (). В результате сумма будет равна: , что соответствует предложенному выше выражению.

Реализовать полученные выражения можно с использованием элементов типа И-ИЛИ, а используя правила де Моргана сумматор можно реализовать на элементах типа И-НЕ.

PAGE  1


 

А также другие работы, которые могут Вас заинтересовать

58216. Гражданская оборона, основные понятия, определения и задачи ГО 55.5 KB
  Гражданская оборона система мер направленных на подготовку к защите и защиту населения материальных и культурных ценностей на территории Российской Федерации от опасностей возникающих при ведении военных действий или вследствие этих действий.
58218. Нуклеиновые кислоты 138 KB
  Различают два типа нуклеиновых кислот дезоксирибонуклеиновые сокращенно ДНК и рибонуклеиновые РНК. Различие в названиях объясняется тем что молекула ДНК содержит углевод дезоксирибозу а молекула РНК рибозу.
58219. Пища, полезная для здоровья. Выбор полезной для здоровья пищи 84 KB
  Цель: ознакомить с правилами полноценного питания; формировать понятие правильное питание навыки культурного поведения за столом; развивать память; воспитывать эстетический вкус бережное отношение к здоровью. Оборудование: таблица витаминов...
58220. Права, свободы и ответственность 28 KB
  Патриархальный тип взаимоотношений индивида и власти предполагает сложную иерархию прав и обязанностей людей неравенство их положения в отношениях власти. венчающий пирамиду власти. Индивидуалистический способ взаимоотношений личности и власти основан на приоритете индивида в отношениях с государством.
58221. Создание WEB-страниц. Фреймы 237 KB
  Фрейм (англ. frame — кадр, рамка) — в самом общем случае данное слово обозначает структуру, содержащую некоторую информацию. Фрейм (HTML) — в языке HTML, веб-дизайне: область окна браузера для представления отдельной веб-страницы.
58222. Счет лет в истории 51 KB
  Когда вы открываете книгу сказок то сразу же попадаете в мир чудес где время может двигаться назад вперед или стоять на месте Алиса в стране чудес Сказка о потерянном времени. Чтобы представить себе ход времени нарисуем прямую линию на которой будем откладывать в определенной последовательности даты тех или иных исторических событий: В самом правом углу поместим год в котором мы живем: Тогда левее будут располагаться даты происшедших исторических событий. Для обозначения этих событий мы будем пользоваться такими отрезками...
58223. Поведінка і ризики 59.5 KB
  Мета: Оцінювати ризик у життєвих ситуаціях. Оцінювати рівень відповідальності і за своє життя і здоров’я. Знати, де можна пройти тестування і для кого це робити.
58224. Губная артикуляция при [œ]. Степень раскрытия рта как для [ε] 127.5 KB
  [ɔ] – чистый гласный звук заднего ряда, открытый, огубленный. Губная артикуляция как при [œ]. Степень раскрытия рта как для [ε]. Звук более продвинут вперед, чем русское о и произносится более звонко. На конце слова не встречается.