12804

ИССЛЕДОВАНИЕ ОДНОРАЗРЯДНЫХ СУММАТОРОВ И СИНТЕЗ МНОГОРАЗРЯДНЫХ СУММАТОРОВ

Лабораторная работа

Информатика, кибернетика и программирование

Лабораторная работа № 5 ИССЛЕДОВАНИЕ ОДНОРАЗРЯДНЫХ СУММАТОРОВ И СИНТЕЗ МНОГОРАЗРЯДНЫХ СУММАТОРОВ Цель работы: Изучить принципы работы одноразрядного сумматора и принципы построения многоразрядных сумматоров. Краткие теоретические сведения Сумматором

Русский

2013-05-03

529.5 KB

35 чел.

Лабораторная работа № 5

«ИССЛЕДОВАНИЕ ОДНОРАЗРЯДНЫХ СУММАТОРОВ И СИНТЕЗ МНОГОРАЗРЯДНЫХ СУММАТОРОВ»

Цель работы: Изучить принципы работы одноразрядного сумматора и принципы построения многоразрядных сумматоров.

Краткие теоретические сведения

Сумматором называется комбинационное логическое устройство, выполняющее операцию арифметического сложения/вычитания чисел в цифровом коде.

В зависимости от используемой системы исчисления различают двоичные, десятичные, двоично-десятичные и другие типы сумматоров.

По способу организации суммирования сумматоры могут быть комбинационными (результат суммирования не запоминается) и накапливающими (с запоминанием результата суммирования).

По числу выводов различают: полусумматоры, одноразрядные сумматоры, многоразрядные сумматоры.

Полусумматор

Полусумматором называется устройство, предназначенное для сложения двух одноразрядных двоичных чисел, которое имеет два входа и два выхода и формирующее из входных сигналов сигналы суммы и переноса в старший разряд.

Как известно, правила арифметического сложения двух одноразрядных двоичных чисел в простейшем случае описываются следующими уравнениями:

Алгоритм их выполнения поясняется таблицей истинности (см. таблицу 1).

Таблица 1 – Таблица истинности сложения одноразрядных двоичных чисел

Слагаемое

Результат суммирования

А

В

Сумма Σ

Перенос Сn+1

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

В графе Сумма Σ приведено значение результата сложения (суммы), а в графе Перенос – полученное при этом значение переноса в старший разряд.

Примечание 1. Следует обратить внимание на отличия результатов, получаемых при арифметическом и логическом сложениях. При логическом сложении в последней строке столбца Сумма Σ присутствовало бы значение . Это отличие результатов данных операций не разрешает применить для арифметического суммирования элемент ИЛИ, а требует разработки специализированного устройства.

Значение сигнала переноса, равного единице в последней строке таблицы 1, говорит о том, что результат, полученный при выполнении операции арифметического сложения, в этом случае не может быть представлен двоичным числом, разрядность которого равняется разрядности слагаемых. Значит, для представления результата необходимо число, которое имеет на один разряд больше, чем слагаемые.

Используя приведенную таблицу 1, легко записать систему функций алгебры логики, которые описывают алгоритм операции арифметического сложения:

,

из которых следует, что формирование переноса осуществляется с помощью функции И, а частичной суммы – с помощью функции неравнозначности (см. рисунок 1).

Рисунок 1 – Полусумматор:

а) схема; б) условное обозначение

Одноразрядный сумматор

Одноразрядным сумматором называется устройство, предназначенное для сложения двух одноразрядных двоичных чисел, которое имеет три входа и два выхода, и формирующее из сигналов входных слагаемых и сигнала переноса из младших разрядов сигналы суммы и переноса в старший разряд.

Рассмотрим способы выполнения арифметических операций сложения и вычитания с помощью комбинационных схем только для сложения целых положительных двоичных чисел, что значительно облегчит методику их синтеза. Целые положительные -разрядные двоичные числа обозначим через  и , где  и  – старшие разряды.

Как известно, операция сложения положительных двоичных чисел определяется следующими правилами двоичной арифметики:

  1.  Значение переноса  в -й разряд равняется , если две или три величины их ,  и  равны , где  и  – разряды чисел  и , а  – перенос из -го разряда;
  2.  Значение -го разряда  суммы чисел  и  равняется , если нечетное число величин ,  и  равняется ;
  3.  Значение переноса в первый разряд всегда равняется .

На основании сформулированных правил сложения целых положительных двоичных чисел легко построить таблицу истинности (см. таблицу 2), которая описывает закон функционирования одноразрядного двоичного сумматора.

Таблица 2 – Таблица истинности одноразрядного двоичного сумматора

Слагаемое

Результат суммирования

Сn

А

В

Двоичный код

Десятичное число

Сумма Σ

Перенос Cn+1

0

0

0

0

0

0

0

0

1

1

0

1

0

1

0

1

0

1

0

1

1

0

1

2

1

0

0

1

0

1

1

0

1

0

1

2

1

1

0

0

1

2

1

1

1

1

1

3

На рисунке 2 показана комбинационная схема полного одноразрядного сумматора.

Рисунок 2 – Полный одноразрядный сумматор:

а) схема; б) условное обозначение

Многоразрядный сумматор

Многоразрядным сумматором называется устройство, предназначенное для сложения двух многоразрядных двоичных чисел, которое формирует на выходе код суммы и сигнал переноса, если результат сложения не может быть представлен числом, разрядность которого совпадает с разрядностью слагаемых.

Для сложения двух -разрядных двоичных чисел  и  нужно использовать  одноразрядных сумматоров.

По способу выполнения операций многоразрядные сумматоры делят на последовательные, параллельные и параллельно-последовательные.

В последовательных сумматорах суммирование осуществляется последовательно от младших разрядов к старшим разрядам. Последовательный двоичный сумматор содержит три -разрядных регистра: регистры слагаемых  и  и регистр суммы  (см. рисунок 3).

Рисунок 3 – Структурная схема последовательного сумматора

Суммируемые числа загружаются в регистры  и  поразрядно со скоростью в один такт. Одновременно происходит и суммирование, т.е. заполнение регистра суммы . Триггер необходим для запоминания на один такт разряда  для переноса его в разряд .

В параллельном сумматоре суммирование одноименных разрядов происходит одновременно ,….,. В каждом элементарном (одноразрядном) сумматоре получаются суммы разрядов  и сигналы внутреннего переноса , которые последовательно поступают на вход переноса  более старшего сумматора. Структурная схема параллельного сумматора показана на рисунке 4.

Рисунок 4 – Структурная схема параллельного сумматора с последовательным переносом

Недостатком такого параллельного сумматора является большое время распространения сигналов переноса  (каждый последующий сигнал переноса устанавливается лишь после установки правильного значения сигнала предыдущего переноса). Для повышения быстродействия  при сложении многоразрядных чисел применяются сумматоры с параллельным переносом, в которых все сигналы переноса вычисляются непосредственно по значениям входных переменных.

В параллельно-последовательных сумматорах суммируемые многоразрядные числа разбиваются на группы, в которых производится параллельное поразрядное суммирование, а полученные при этом частичные суммы складываются последовательно.

Описание лабораторной установки

Основным элементом лабораторной установки является микросхема К155ИМ1. Ее условное обозначение приведено на рисунке 5, а состояния работы – в таблице 3.

Рисунок 5 – Условное обозначение микросхемы ИМ1

Таблица 3 – Состояния одноразрядного полного сумматора ИМ1

Входы

Выходы

В

А

0

0

0

1

1

0

0

0

1

1

0

1

0

1

0

1

0

1

0

1

1

0

1

0

1

0

0

1

0

1

1

0

1

0

1

0

1

1

0

0

1

0

1

1

1

0

0

1

Микросхема ИМ1 представляет собой одноразрядный полный сумматор. Он применяется для суммирования входных переменных А, В и реализует функцию переноса . Каждый вход сумматора А и В имеет развитую логику: основные входы данных  и , инверсные входы данных , а также входы управления . На вход  подается входной сигнал переноса. Выходные коды суммы выдаются в прямом  и инверсном  виде. Выход сигнала переноса инверсный. Если входные данные подаются на  и , то цепи входов  следует разомкнуть. Если используются входы данных , то на входы  и  необходимо подать напряжение низкого уровня.

Порядок выполнения работы

  1.  Ознакомиться с методическими указаниями к лабораторной работе.
  2.  Разработать комбинационно-логическую схему четырехразрядного сумматора согласно варианту задания, заполнить таблицу истинности полученного сумматора
  3.  Провести экспериментальную проверку разработанной логической схемы (один или два разряда сумматора)
  4.  Сделать выводы

Содержание отчета

Отчет должен включать:

  1.  
  2.  
  3.  
  4.  
  5.  
  6.  Вывод.

Контрольные вопросы и задания

  1.  Чем отличается полусумматор от одноразрядного сумматора?
  2.  Сколько входов имеет полный сумматор? Сколько выходов?
  3.  Запишите функцию алгебры логики, которая реализует арифметическое суммирование одноразрядных двоичных чисел.


 

А также другие работы, которые могут Вас заинтересовать

77542. Продукционные модели знаний 87.5 KB
  Продукционные модели знаний занимают особое положение, т. к. они являются наиболее декларативным способом представления знаний. Продукционная модель представления знаний – это набор правил вила
77543. Семантические сети и их особенности 108.5 KB
  В бытовом понимании семантика означает смысл слова, действия, художественного произведения и т.п. Семантическая сеть – это граф, вершинам которого сопоставляются понятия (объекты, процессы, явления), дуги графа – это отношения между вершинами.
77544. Крепостное право и кодификация законов 213 KB
  Понять, как положение крепостных отражено в праве. Проанализировать, как сочетаются крепостное право и абсолютизм. Разобраться в том, какие права были у помещиков, а какие у крепостных. Найти ответ на вопрос, что представляло собой крепостное право в эпоху оформления законов и сохранения крепостничества.
77545. Проект технологического процесса изготовления детали «Шестерня» в условиях серийного производства 185.98 KB
  В данной курсовой работе представлена разработка технологического процесса изготовления детали шестерня. Представлены рабочий чертёж детали эскизы операций чертежи специального формообразующего и мерительного инструмента.
77546. Долгосрочный прогноз развития внешней торговли Забайкальского края до 2020 года 2.38 MB
  Рассмотрение научно-теоретических основ прогнозирования; изучение Стратегии социально-экономического развития РФ до 2020 года, а также региональных федерально-целевых программ развития территорий; проведение анализа внешней торговли Забайкальского края (Читинской области) с 1996-2007 гг.; составление прогноза внешней торговли Забайкальского края до 2020 года.
77548. Автоматизована система керування лінією виготовлення кексів на приватному підприємстві «Вікторія» 4.61 MB
  Ефектами від впровадження автоматизації являються: зниження трудомісткості виробництва та трудовитрат збільшення змінності виробництва стабільна швидкість роботи покращення якості виконуваних контрольних та управлінських операцій вирішення задачі автоматизації...
77549. Проектирование микропроцессорной системы устройства управления выводом текстовой информации на жидкокристаллический дисплей на базе микроконтроллера ADuC842BS 1.07 MB
  Выполнить проектирование микропроцессорной системы с разработкой аппаратной части, согласно своему варианту. Разработать программный модуль для реализации заданных согласно варианту функций аппаратной части спроектированной микропроцессорной системы.
77550. Разработка компьютерного тестового контроля знаний 3.09 MB
  В аналитической части описаны процессы тестирования знаний и обработки результатов. Для лучшего понятия предметной области построены модели ASIS. Произведен анализ систем схожего направления, выделены их достоинства и недостатки.