12996

Простейшие узлы вычислительной техники

Лекция

Информатика, кибернетика и программирование

Лекция №3 Тема Простейшие узлы вычислительной техники ЛОГИЧЕСКИЕ ФУНКЦИИ. Понятие о логической функции и логическом устройстве. Диоднорезисторные схемы. ТРИГГЕРЫ. Классификация триггеров. Асинхронные триггеры. Син

Украинкский

2013-05-07

400.5 KB

12 чел.

Лекция №3

Тема  «Простейшие узлы вычислительной техники»

  1.  ЛОГИЧЕСКИЕ ФУНКЦИИ.
    1.  Понятие о логической функции и логическом устройстве.
    2.   Диодно-резисторные схемы.
  2.  ТРИГГЕРЫ.
    1.  Классификация триггеров.
    2.  Асинхронные триггеры.
    3.  Синхронные триггеры.
    4.  Д-триггеры и Т-триггеры.
    5.  JK-триггеры
  3.  РЕГИСТРЫ.
    1.  Параллельный регистр.
    2.  Сдвиговый регистр.
    3.  Последовательный регистр.

1. ЛОГИЧЕСКИЕ ФУНКЦИИ

1.1. Понятие о логической функции и логическом устройстве

Для обозначение различных предметов, понятий, действий пользуются словами. Слова строятся из букв, которые берутся из некоторого набора их, называемого алфавитом.

В цифровой технике для тех же целей пользуются кодовые слова. Особенность этих слов состоит в том, что все они имеют одинаковую длину (т.е. представляют собой последовательность букв одинаковой длины) и для их построения используется простейший алфавит, состоящий лишь из двух букв. Эти буквы принято обозначать символами 0 и 1.  Таким образом, кодовое слово в цифровой техники есть последовательность символов 0 и 1 определенной длины, например 10111011. Такими словами могут представляться и числа, в этом случае 0 и 1 совпадают по смыслу с обычными арабскими цифрами. При представлении кодовым словом некоторой нечисловой информации, чтобы отличать буквы 0 и 1 от цифр, будем эти буквы называть соответственно логическим нулем и логической единицей.

Если длина кодовых слов составляет n разрядов, то можно построить 2n различных комбинаций - кодовых слов. Например при n=3 можно построить 23=8 слов: 000, 001, 010, 011, 100, 101, 110, 111.

Информация, которая передается между отдельными узлами (блоками) сложного цифрового устройства, представляется в виде кодовых слов. Таким образом, на входы каждого узла образуется новое кодовое слово, представляющее собой результат обработки входных слов. Выходное слово зависит от того, какие слова поступают на входы узла. Поэтому можно говорить, что выходное слово есть функция, для которой аргументами являются входные слова. Для того, чтобы подчеркнуть особенности таких функций, состоящую в том, что сама функция и ее аргументы могут принимать значения логического нуля и логической единицы, будем эти функции называть функциями алгебры логики (ФАЛ).

Устройства, предназначенные для формирования функций алгебры логики, в дальнейшем будем называть логическими устройствами или цифровыми устройствами.

Цифровые устройства (либо их узлы) можно делить на типы по различным признакам.

По способу ввода и вывода кодовых слов различают логические устройства последовательного, параллельного и смешанного действия.

На входы устройства последовательного действия символы кодовых слов поступают не одновременно, а последовательно, символ за символом (в так называемой последовательной форме). Пример такого устройства показан на рисунке 3.1,а.

На входы устройства параллельного действия все n символов каждого входного кодового слова подаются одновременно (в так называемый параллельной форме). В такой же форме образуется на выходе выходное слово. Очевидно, при параллельной форме приема и передачи кодовых слов в устройстве необходимо иметь для каждого разряда входного (выходного) слова отдельный вход (выход).

Рис.3.1. Пример устройства последовательного (а) и параллельного действия(б)

Пример такого устройства показан 3.1,б. Устройство выполняет над разрядами входных слов ту же логическую операцию (выявляя несовпадение символов соответствующих разрядов входных слов), что и устройство, показанное на рисунке 3.1,а, но в параллельной форме. Входы устройства разделены на две группы (I и  II), каждая из которых предназначена для приема трехразрядного входного кодового слова в параллельной форме. На выходах устройства также в параллельной форме получается трехразрядное выходное слово.

В устройствах смешанного действия входные и выходные кодовые слова представляются в разных формах. Например, входные слова - в последовательной форме, выходные - в параллельной. Устройства смешанного действия могут использоваться для преобразования кодовых слов из одной формы представления в другую (из последовательной формы в параллельную и наоборот).

По способу функционирования логические устройства (и их схемы) делятся на два класса: комбинационные устройства (и соответственно комбинационные схемы) и последовательностные устройства (последовательностные схемы).

В комбинационном устройстве (называемом также автоматом без памяти) каждый символ на выходе (логический 0 или логическая 1) определяются лишь символами (лог. 0 или лог. 1), действующими в данный момент времени на входах устройства, и не зависит от того, какие символы ранее действовали на этих входах. В этом смысле комбинационные устройства лишены памяти (они не хранят сведений о прошлом работы устройства).

В последовательностных устройствах (или автоматах с памятью) выходной сигнал определяется не только набором символов, действующих на входах в данный момент времени, но и внутренним состоянием устройства, а последнее зависит от того, какие наборы символов действовали во все предшествующие моменты времени. Поэтому можно говорить, что последовательностные устройства обладают памятью (они хранят сведения о прошлом работы устройства).

Рассмотрим примеры работы комбинационного и последовательностного устройств.

Пусть устройство (рис. 3.2,а) предназначено для формирования на выходе сигнала, определяющего совпадение сигналов на входах: на выходе формируется логическая 1 в случаях, когда на обоих входах действует логическая 1, либо на обоих входах действует логический 0; если на одном из входов действует лог. 1, а на другом - лог. 0, то на выходе устройства образуется лог. 0. Такое устройство является комбинационным, в котором значение формируемой на выходе логической функции определяется лишь значениями ее аргументов в данный момент времени.

Рис.3.2. Примеры работы комбинационного (а) и последовательностного устройств (а )

Рассмотрим другой пример. Счетчик на рисунке 3.2,б подсчитывает импульсы. В каждый момент времени его состояние соответствует числу поступивших на вход импульсов. Выходная информация определяется тем, каково было состояние счетчика до данного интервал времени и поступает или нет на вход импульс в этом интервале времени. Таким образом, данное устройство является последовательностным устройством.

1.2.ДИОДНО-РЕЗИСТОРНЫЕ СХЕМЫ

Сформулируем некоторые начальные условия:

а) электрическое сопротивление линий связи в схемах принимается равным нулю, вследствие чего падение напряжения на них всегда имеет нулевое значение независимо от величины протекающего по ним тока;

б) сопротивление диода принимается равным нулю, если он включен в проводящем направлении. Если же диод заперт (не проводит), то сопротивление его бесконечно велико и ток через него не протекает;

в) вольтметр, подключенный к каким-либо точкам схемы, состояние ее не меняет, поскольку предполагается, что вольтметр имеет бесконечно большое входное сопротивление.

Логические элементы

В названии «комбинационная схема» отражен тот факт, что выходной сигнал логической структуры полностью определяется комбинацией входных двоичных сигналов. Это значит, что в самой структуре нет никаких запоминающих элементов, которые могли бы привести к различной реакции логической схемы на одни и те же комбинации входных сигналов. В современных устройствах дискретного действия используется большой набор логических элементов. Однако основными из них являются только три: схема И, схема ИЛИ, схема НЕ (инвертор). Все остальные логические схемы представляют собой различные комбинации этих трех элементов. Из них может быть построен любой комбинационный преобразователь двоичных кодов.

Элемент И

Обратимся к рис. 3.3. На нем изображено: источник питания U, два переключателя А и В, два резистора R1 и R2, два диода V1 и V2. Пунктиром обведен логический элемент И, имеющий два входа 1 и 2 и один выход. Переключатели А и В предназначены для подачи двоичных сигналов на входы схемы И. Переключатели выполняют двойную функцию. Во-первых, они используются как запоминающие элементы, т. е. моделируют двоичные логические аргументы. Во-вторых, подают на входы элемента И напряжение, равное нулю либо равное U. Условимся считать, что если А = 0, то на вход схемы И подается нулевой (низкий) уровень напряжения. Если же А = 1, то подается единичный (высокий) уровень. И наоборот, если напряжение равно нулю, то аргумент А имеет нулевое значение. Если же напряжение принимает значение высокого уровня, то А = 1. Эта интерпретация сохраняется и в случае любых других логических элементов, рассматриваемых в данной книге.

Рис.3.3, 3.4, 3.5

На рис. 1 переключатели изображены в нулевом состоянии. Это значит, что А = В = 0, то есть на входы элемента И поданы низкие уровни напряжения. Поскольку диоды находятся в проводящем состоянии, то падение напряжения на них равно нулю. Следовательно, Uвых также равно нулю. Таким образом, если А = В = 0, то Uвых = 0. Если Uвых = 0, то говорят: схема заперта. Пусть В = 1. Тогда на вход 2 поступит высокий уровень, равный напряжению источника U. Выходное напряжение останется равным нулю, так как диод V1 проводит. Переключатель А переведем в единичное положение, а В – в нулевое. Выходное напряжение по-прежнему будет равно нулю, так как через диод V2 протекает ток. Переведем в единичное положение оба переключателя, то есть примем А = В = 1. Выходное напряжение будет равно U. В этом случае говорят: схема открыта. Буквой f на рис. 1 обозначен выход схемы И. Это функция, зависящая от значений входных сигналов. Как логическая переменная, она может принимать два значения: 0 и 1. Условимся считать, что ее нулевому значению соответствует низкий уровень напряжения, а единичному – высокий. В табл. 1 для каждого набора значений аргументов указаны логические значения выходного сигнала (колонка f ). В колонке Uвых даны значения выходного напряжения. По таблице видно, что элемент И реализует операцию конъюнкции. Логический элемент И принято обозначать так, как показано на рис. 3.3. Буквы А и В обозначают входные сигналы, f – выходной сигнал элемента И. Мы рассмотрели элемент И с двумя входами. В общем случае число входов может быть любым. Например,на рис. 3 изображен логический элемент с четырьмя входами, реализующий конъюнкцию вида f = ABCD.

Элемент ИЛИ

Обратимся к рис. 3.6, на котором приведена логическая схема ИЛИ с двумя входами. Переключатели изображены в нулевом положении, т. е. А = В = 0. По схеме видно, что при этом и f = 0. Переведем в единичное положение переключатель В Тогда диод V2 окажется в проводящем состоянии. Если R2 >> R1, то выходное напряжение практически равно U, что соответствует высокому уровню напряжения и, следовательно, f = 1.

Рис.3.6, 3.7

Вернем переключатель В в нулевое положение, а переключатель А переведем в единичное. Очевидно, что и в этом случае f = 1. Если в единичное положение перевести оба переключателя, то по-прежнему выходное напряжение будет иметь высокий уровень.

В табл. 3.2 каждому из четырех наборов значений аргументов поставлено в соответствие состояние выхода элемента ИЛИ. По таблице видно, что схема ИЛИ реализует логическую операцию дизъюнкции.

Двухвходовую схему ИЛИ принято обозначать так, как показано на рис. 3.6. В общем случае схема ИЛИ, как и логический элемент И, может иметь любое число входов.

Инвертор и схема И-НЕ

Принципиальная схема инвертора – логического элемента НЕ – приведена на рис. 3.8(обведена пунктирным контуром). По схеме видно, что при А = 0 (как изображено на рис. 3.7) ток через базу не протекает и транзистор заперт. Следовательно, выходное напряжение Uвых = U, т. е. при А = 0 имеем f = 1.

Переведем переключатель А в единичное положение, т. е. примем А = 1. Ток, протекающий от источника U через токоограничивающий резистор R1 и базу, поддерживает транзистор в открытом (проводящем) состоянии. Падение напряжения на открытом транзисторе можно считать равным нулю. Следовательно, f = 0, если А = 1. Таким образом, инвертор реализует булеву функцию f = А

На рис. 3.8,а показано обозначение инвертора. Очевидно, что инвертор может быть только одновходовым элементом. Из более сложных логических схем рассмотрим элемент И-НЕ ( рис.3.8).

Рис.3.8а,б,г,д

Буквами А и В обозначены входы (входные сигналы) элемента И. Выход элемента И подключен к входу инвертора. В результате получился элемент, реализующий булеву функцию f = АВ . Эту схему называют элементом Шеффера. На рис. 3.8,в изображена та же схема И-НЕ с использованием условных обозначений элементов И и НЕ, а на рис. 3.8,г – в виде одного элемента И-НЕ. На схемах И-НЕ можно построить электронный запоминающий элемент – триггер (рис. 3.8,д), имеющий два устойчивых состояния, условно названных нулевое и единичное.

   Триггеры, как и двухпозиционные переключатели, используются в комбинационных схемах для физического моделирования логических аргументов, в связи с чем все переключатели на рис. 3.2, 3.5, 3.7 можно заменить триггерами. Для комбинационных схем триггер не является основным элементом, так как его роль сводится лишь к хранению значений логических аргументов, поэтому в данном разделе триггеры не рассматриваются. Вся информация о триггерах, наиболее важная с логической точки зрения, приведена в разделе, посвященном многотактным схемам, в которых триггерам отводится ведущая роль.

2. Триггеры

2.1. Классификация триггеров

Триггер – это простейшее последовательностное  устройство, которое обладает двумя устойчивыми состояниями. В микроэлектронном исполнении выпускают триггеры, различающиеся по сложности построения, по своим функциональным возможностям, по способу управления. Входы, как и сигналы, подаваемые на них, делятся на информационные и вспомогательные. Информационные сигналы через соответствующие входы управляют состоянием триггера. Сигналы на вспомогательных входах служат для предварительной установки триггера в заданное состояние и его синхронизации. Вспомогательные  входы могут при необходимости выполнять роль информационных.

Входы и выходы триггеров, как и соответствующим им сигналы, принято обозначать буквами S, R, D, Q, J и др.

Триггеры классифицируют по ряду признаков. По функциональным возможностям выделяют:

а) триггер с раздельной установкой 0 и 1 (RS-триггер);

б) триггер с (приемом информации по данному входу (D-триггер) другое название: триггер задержки;

в) триггер со счетным входом (Т-триггер);

г) универсальный триггер (JК-триггер).

По способу приема информации триггеры подразделяют на асинхронные (нетактируемые) и синхронные (тактируемые). Асинхронные триггеры реагируют на информационные сигналы в момент их появления на входах триггера. Синхронные триггеры  реагируют на информационные сигналы при наличии разрешающего сигнала на специально предусматриваемом входе С. Синхронные триггеры подразделяют на триггеры со статическим управлением по С-входу и с динамическим управлением Tpиггepы со статическим управлением реагируют на информационные сигналы при подаче на вход С уровня 1 (прямой С-вход) или 0 (инверсный C-вход).

Триггеры с динамическим управлением реагируют на информационные сигналы в момент изменения сигнала на C-входе от 0 К 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход).

По принципу построения триггеры со статическим управлением можно разделить на одноступенчатые и двухступенчатые. Одноступенчатые триггеры имеют одну ступень запоминания информации. Запись информации в такие триггеры представляет собой непрерывный во времени процесс установления состояния триггера под воздействием информационных сигналов.

Двухступенчатые триггеры имеют две ступени запоминания информации, которые тактовым импульсом управляются таким образом, что в начале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе триггера.

2.2. Асинхронные триггеры

Асинхронные RS-триггеры имеют два информационных входа: вход S для установки 1, вход R для установки 0 и два выхода: прямой  и инверсный .

Состояние триггера характеризуется сигналом на прямом выходе и определяется комбинацией входных сигналов. Например, для установки триггера в состояние 1, т. е. для записи в него 1, необходимо на его входы подать такую комбинацию сигналов, при которой на прямом выходе сигнал будет иметь уровень логической 1, т. е.  = 1,  = 0.

Асинхронный RS-триггер обычно строится на двух логических элементах И–НЕ либо ИЛИ–НЕ, охваченных перекрестными обратными связями (рис. 3.9). На временных диаграммах отражена задержка срабатывания триггера, величина которой зависит от быстродействия логических элементов.

Рис. 3.9. Асинхронный RS-триггер: а – на логических элементах ИЛИ-НЕ; б – на логических элементах И–НЕ

Таблица 3.2 

Таблица функционирования RS-триггера

Sn

Rn

Qn

Qn+1

Режим

0

0

0

0

Хранение

0

0

1

1

1

0

0

1

Установка 1

1

0

1

1

0

1

0

0

Установка 0

0

1

1

0

1

1

0

-

Запрещено

1

1

1

-

 

Если обозначить состояние триггера в момент изменения входных сигналов индексом n, а после переключения – индексом n-1 то закон функционирования триггера может быть описан табл. 3.2.

Как следует из табл. 3.2, при комбинации S = 1, R = 0 в триггер записывается 1 независимо от предыдущего состояния. При другом наборе входных сигналов S = 0, R = 1 триггер устанавливается в 0. Комбинация S = R = 0 является нейтральной, поскольку при ней имеет место режим хранения записанной ранее информации.

При нейтральной комбинации сигналов на информационных входах триггер может находиться в одном из состояний устойчивого равновесия   = 1,  = 0 или  = 0,  = 1 сколь угодно долго. Комбинация S = R = 1 является запрещенной, так как она приводит к нарушению закона работы триггера и неопределенности его состояния. Действительно при указанной комбинации входных сигналов на обоих выходах триггера устанавливается 0. Это состояние не является состоянием устойчивого равновесия и может быть обеспечено только воздействием сигналов. Если затем на входы будет подана нейтральная комбинация сигналов, триггер перейдет в одно из состояний устойчивого равновесия, но предугадать это новое состояние триггера невозможно, поскольку обычно разброс временных параметров логических элементов триггера неизвестен. Для триггера на элементах И–НЕ управляющим действием обладают нулевые уровни информационных сигналов, а не единичные, как в рассмотренном случае. Поэтому информационные выходы и соответствующие сигналы таких триггеров обозначаются как инверсные (рис. 3.9, б). Закон функционирования RS-триггера на элементах И–НЕ описывается табл. 3.2, которая в отличие от табл. 3.1 приведена в сокращенной форме записи.

Из табл. 3.3 следует, что комбинация  является запрещенной, а комбинация  нейтральной. Следовательно, если для триггера на элементах ИЛИ–НЕ единичные сигналы на обоих информационных входах запрещены, то для триггера на элементах И–НЕ они разрешены и образуют нейтральную комбинацию. Нулевые сигналы на обоих входах триггера на элементах ИЛИ–НЕ составляют нейтральную комбинацию, а для триггера на элементах И–НЕ они запрещены. 

Указанные особенности триггеров на разных логических элементах следует учитывать при их применении в цифровых узлах. Быстродействие асинхронного RS-триггера определяется задержкой установления его состояния tт, которая равна сумме задержек распространения сигнала через логические элементы:

 

Таблица 3.3

.  

 

2.3. Синхронные триггеры

Синхронный одноступенчатый RS-триггер отличается от асинхронного наличием С-входа для синхронизирующих (тактовых) импульсов. Синхронный триггер состоит из асинхронного RS-триггера и двух логических элементов на его входе. Рассмотрим работу триггера, построенного на элементах И–НЕ (рис. 3.3, a).

При С = 0 входные логические элементы 1 и 2 блокированы: их состояния не зависят от сигналов на S- и R-входах и соответствуют логической 1, т. е. q1 = q2 = 1. Для асинхронного RS-триггера на элементах И–НЕ такая комбинация входных сигналов является нейтральной, поэтому триггер находится в режиме хранения записанной информации.

При С = 1 входные логические элементы открыты для восприятия информационных сигналов и передачи их на входы асинхронного RS-триггера. Таким образом, синхронный триггер при наличии разрешающего сигнала на S-входе работает по правилам для асинхронного триггера.

Временные процессы в триггере при его переключении из нулевого состояния в единичное иллюстрируются диаграммами на рис. 3.5, в, на которых обозначено: t1, t2, t3, t4 – задержки переключения соответствующих логических элементов; t' с, t" с – длительности тактовых импульсов и пауз между ними.

Из диаграмм следует, что минимальный период повторения тактовых импульсов равен 4tзд.р,ср, а наибольшая частота F = 1/4tзд.р,ср.

Синхронные RS-триггеры строятся и на логических элементах ИЛИ–НЕ (рис. 3.3), И–ИЛИ–НЕ и их сочетаниях.

Синхронный  двухступенчатый RS-триггер  состоит из двух синхронных одноступенчатых RS-триггеров (рис. 3.4), управляемых разными фазами тактового сигнала.

Рис. 3.5. Синхронный RS-триггер: а – на логических элементах И–НЕ; б – условное обозначение; в – временные диаграммы;

г  RS-триггер на логических элементах ИЛИ-НЕ; д – условное обозначение RS-триггера

 

При С = 1 производится запись информации в триггер первой ступени. В это время триггер второй ступени заблокирован нулевым уровнем сигнала и на его С-входе благодаря наличию инвертора, через который тактовый сигнал поступает на вход второй ступени.

При  С = 0 первая ступень блокируется, а вторая открывается.

Информация переписывается из первой ступени во вторую и появляется на выходе триггера. Двухступенчатая структура триггера на его условном обозначении отображается двумя буквами Т.

Минимальный период  и максимальная частота повторения тактовых импульсов равны:Тс = 7tзд.р.ср; F = 1/Тс.

Другой вариант построения двухступенчатых триггеров с запрещающими связями между основной и вспомогательной ступенями приведен на рис. 3.6,б.

В триггере с запрещающими связями во время действия тактового импульса С = 1 информация записывается в основную ступень. Одновременно с выводом первых логических элементов на вход вспомогательной ступени запрещающие сигналы, блокирующие перезапись информации из основной ступени во вспомогательную.

При С = 0 эта блокировка снимается и информация появляется на выходе второй ступени.

 

 

Рис. 3.6. Двухступенчатый RS-триггер: а – с дополнительным инвертором; б – с запрещающими связями

 

2.4. Д-триггеры и Т-триггеры

D-тpиггep имеет один информационный вход (D-вход) и  вход для  синхронизирующего импульса (рис. 3.7). Основное назначение D-триггера – задержка сигнала, поданного на вход. Как и RS-триггер, он может быть построен на различных логических элементах. Видно, что при С = 0 изменение входного сигнала не сказывается на состоянии триггера, и только при С = 1 триггер принимает состояние, определяемое входным сигналом.

Разновидностью D-триггера является DV-триггер, который дополнительно к D-входу имеет управляющий V-вход (на рис. 3.7, а показан пунктирной линией). При V = 1 триггер работает аналогично D-триггеру, а при V = 0 сохраняет исходное состояние независимо от изменения сигнала на D-входе и С-входе.

Широкое применение в практике построения цифровых устройств находят D-триггеры с динамическим управлением (155TM2 564ТМ2). Они реагируют на информационные сигналы только в момент изменения сигнала на С-входе от 0 к 1 (прямой динамический вход) или от 1 к 0 (инверсный динамический вход).

 

 

Рис. 3.7. D-триггер (DV-триггер при наличии V-входа): а – функциональная схема; б – таблица состояний; в – условное обозначение; г – временные диаграммы

 

Функциональная схема D-триггера с прямым динамическим управлением (рис. 3.8) состоит из трех асинхронных RS-триггеров. Два из них, построенные на элементах 1, 2 и 3, 4, называют коммутирующими, а третий – на элементах 5, 6 – выходным. Сигналы на выходах коммутирующих триггеров управляют состоянием выходного триггера.

При сигнале С = 0 на выходах q2 и q3 формируется нейтральная для выходного триггера комбинация, и он находится в режиме хранения. Изменение информационного сигнала в этот период времени вызывает изменение сигналов на выходах q4 и q1. Элементы 2, 3 готовы воспринять эти сигналы, как только появится разрешающий сигнал С = 1. В момент его появления изменяются уровни на выходах q2 и q3 и устанавливают выходной триггер в новое состояние, соответствующее информационному сигналу на D-входе в предыдущем такте.

Если изменение информационного сигнала произойдет во время установления состояния выходного триггера, коммутирующие триггеры не пропустят его, поскольку нулевой уровень на выходе элемента 2 блокирует входы элементов 1 и 3. Таким образом, назначение коммутирующих триггеров состоит в приеме информации, передаче ее в выходной триггер в момент перепада сигнала на С-входе от 0 к 1 и осуществлении с этого же момента самоблокировки от воздействия информационного сигнала.

Триггер с динамическим управлением нельзя назвать двухступенчатым в принято м ранее смысле, поскольку в нем нет того двухтактного механизма передачи информации от входов к выходам, который имеет четко выраженный характер в двухступенчатом триггере. Поэтому в условном обозначении для таких триггеров предусмотрена одна буква Т.

D-триггер с динамическим управлением может быть использован в качестве Т-триггера, для этого необходимо информационный вход D соединить с инверсным выходом  (рис. 3.8, г).

Рис. 3.8. D-триггер с динамическим управлением: а – функциональная схема; б – временные диаграммы; 
в –
 условное обозначение; г – преобразование в Т-триггер

 

Т-триггер (триггер со с четным входом Т) – это триггер с одним входом, изменяющий свое состояние с приходом каждого входного импульса.

При реализации Т-триггера на потенциальных логических элементах в основу может быть положен двухступенчатый RS-триггер, поскольку он обеспечивает требуемую для работы Т-триггера задержку в передаче информации от входов к выходам; С-вход выполняет роль Т-входа, а S- и 
R-входы необходимо соединить перекрестными обратными связями с выходами триггера (рис. 2.6).

        

 

Рис 3.9 Т-триггер (TV-триггер при наличии V-входа): а – функциональная схема; б – условные обозначения; в – таблица состояний

Разновидностью Т-триггера является ТV-триггер, имеющий дополнительный управляющий вход V (на рис. 3.9, а показан пунктиром). При сигнале V = 1 TV-триггер работает по правилам T-триггера. При сигнале V = 0 триггер сохраняет свое состояние неизменным.

 

2.5. JK-триггеры

JK-триггер имеет два информационных входа: J и К, а также вход для тактовых импульсов С. Правило работы JК-триггера определяется исходя из табл. 3.4

JК-триггер отличается от синхронного RS-триггера тем, что, во-первых, не имеет запрещенных входных комбинаций и, во-вторых, при комбинации J = K = 1 изменяет свое состояние на противоположное, т. е. работает в режиме 
Т-триггера. Поскольку JК-триггер обладает свойствами RS- и Т-триггеров, он может быть реализован на
 
основе синхронного двухступенчатого RS-триггера, с входной логикой
 
(рис. 3.10). Одна пара S- и R-входов используется для обратных связей, как в т-триггере. S- и R-входы другой пары служат для приема информации и получают обозначение J и К.

Распространенный вариант реализации JК-триггера представлен на рис. 3.11. Нетрудно видеть, что при сигнале С = 1, когда информационные сигналы устанавливают состояние первой ступени, вторая ступень блокирована. При сигнале С = 0, когда первая ступень закрыта для входной информации, вторая ступень, напротив, открывается и воспринимает состояние первой ступени. Примером может служить JК-триггер К155ТВ1, выполненный по рассмотренной схеме.

Таблица 3.4

 

 

 

 

 

Рис. 3.10. JK-триггер

Рис. 3.11. JK-триггер с входной логикой: 
а –
 функциональная схема; 
б –
 условное обозначение

Обычно триггеры имеют один или два установочных входа, которые предназначены для установки триггера в требуемое начальное состояние. Установка осуществляется сигналами, которые поступают, как показано на 
рис. 3.11, непосредственно на входы RS-триггеров первой и второй ступеней. Если триггеры построены на элементах И–НЕ, то сигналы должны иметь вид отрицательного импульса напряжения между уровнями 1 и 0. Установочные входы получаются инверсными, что отражено на условном обозначении триггера. При реализации триггера на элементах ИЛИ–НЕ установочные входы будут прямыми и для установки триггера в какое-то состояние необходимо на соответствующий вход на короткое время подать сигнал с единичным уровнем. Причем установка производится независимо от наличия или отсутствия синхронизирующего импульса, т. е. является асинхронной.

Триггеры с установочными входами принято называть комбинированными DRS-RSТ-JКRS-триггерами. Часто встречаются триггеры с входной логикой. Примером может служить JК-триггер на рис. 3.11, a. Он имеет по три конъюнктивно связанных входа J и входа К, т. е. в его структуру встроены логические элементы. Такие триггеры необходимы для построения счетчиков с параллельным переносом. На основе JК-триггера можно с помощью внешних соединений его выводов (рис. 3.12) получить триггеры других видов. В этом смысле JК-триггер называют универсальным. 


Рис. 3.12. Использование JK-триггера в качестве триггеров других видов: а – TV-триггер и Т-триггер (при V = 1); б – D-триггер; в – DV-триггер; г – RS-триггер

 

3. РЕГИСТРЫ

Основная выполняемая регистром функция заключается в хранении одного многоразрядного числа. При этом число должно быть представлено в двоичной системе счисления или в любой другой системе, но с двоичным представлением цифр разрядов (т. е. в любой двоично-кодированной системе счисления.)

Регистр строится в виде набора триггеров, каждый из которых предназначается для хранения цифр определенного разряда двоичного числа. Таким образом, регистр для хранения n-разрядного двоичного числа должен содержать n триггеров.

Регистры могут использоваться для выполнения и некоторых других функций: сдвиг хранимого в регистре числа на определенное число разрядов влево или вправо, преобразование числа из последовательной формы (при которой оно передается последовательно разряд за разрядом) в параллельную (с передачей всех разрядов одновременно) либо, наоборот, преобразование из параллельной формы представления числа в последовательную и др.

В зависимости от формы представления числа (параллельной или последовательной), используемой при его вводе в регистр, различают два типа регистров: параллельные и последовательные. В параллельный регистр предназначенное для хранения число подается одновременно всеми разрядами, т. е. в параллельной форме. В последовательный регистр ввод числа производится путем последовательной во времени подачи цифр отдельных разрядов (обычно начиная с цифры младшего разряда), т. е. в последовательной форме.

     рис. 3.13

рис 3.14

 

3.1. Параллельный регистр

Пусть на вход регистра поступает парафазный код числа. При этом для каждого разряда числа предусматривается два входа, на один из которых поступает прямой код, на другой - инверсный. Прием такого числа может производиться в регистр, построенный с использованием простейших синхронных RS-триггеров, как показано на рис. 7.36,а.

Если цифра i-го разряда ai = 1, то поступает 1 на вход S соответствующего триггера и при подаче уровня лог. 1 на вход С триггер устанавливается в состояние 1. Если ai = 0 (i = l), то поступает 1 на вход R и этот триггер устанавливается в состояние 0. Таким образом, триггеры устанавливаются в состояния, определенные поступающими на их входы цифрами разрядов числа.

Когда на вход регистра поступает однофазный код числа (без подачи инверсных значений цифр разрядов), регистр может быть построен с использованием простейших синхронных D-триггеров (рис. 3.13,а). В таком регистре при подаче уровня 1 на вход С триггеры устанавливаются в состояния, определяемые действующими на входах D цифрами разрядов. На рис. 7.36,б и 2.1,б показаны условные обозначения рассмотренных типов регистров.

3.2. Сдвиговый регистр

Покажем пример сдвига числа на один разряд вправо.

Суть сдвига состоит в том, что цифра, имевшаяся до сдвига в i-м разряде регистра, передается в соседний справа (i-1)-й разряд (т. е. значение четвертого разряда передается в третий разряд, значение третьего разряда - во второй разряд и т. д.). В крайний левый разряд заносится значение, подаваемое извне, а цифра крайнего правого разряда числа выдвигается из регистра во внешнюю цепь. Такого рода сдвиги числа вправо (либо влево) выполняются так называемым сдвиговым регистром.

Для построения сдвигового регистра чаще всего используются D-триггеры, управляемые одним фронтом синхронизирующего сигнала, но могут использоваться и другие типы триггеров, управляемые одним фронтом синхронизирующего сигнала, либо триггеры, построенные по принципу двухступенчатого запоминания информации.

Рассмотрим работу показанного на рис. 3.14 а сдвигового регистра, построенного на D-триггерах. Выход Q триггера каждого из разрядов подключен к входу D триггера соседнего более младшего разряда. Таким образом, при низком уровне синхронизирующего сигнала хранящееся в триггере значение разряда числа передается на вход триггера соседнего справа разряда и производит в нем подготовку управляющих цепей. В момент положительного фронта синхронизирующего сигнала каждый из триггеров устанавливается в состояние, соответствующее действовавшему на входе D сигналу, и число в регистре оказывается сдвинутым вправо на один разряд; в старший разряд заносится значение, подаваемое извне на вход D триггера этого разряда. На рис. 3.14,б показано содержимое регистра в процессе выполнения последовательных сдвигов вправо.

Для осуществления сдвига влево необходимо в сдвиговом регистре изменить связи между триггерами, подключая выход триггера ко входу D триггера соседнего слева (более старшего) разряда.

Сдвиговые регистры имеют разнообразные применения. Рассмотрим некоторые из них.

3.3. Последовательный регистр

Представляет собой сдвиговый регистр, в который многоразрядное двоичное число вводится последовательно цифра за цифрой (обычно начиная с цифры младшего разряда) через один из его крайних разрядов (обычно через старший).

рис 3.15

рис 3.16

Таким образом, представленный на рис. 3.15,а сдвиговый регистр может выполнять функции последовательного регистра, если на вход D-триггера старшего разряда подавать не постоянный уровень логического 0 (как показано на рисунке), а вводимое в регистр число в последовательной форме.

Временные диаграммы на рис. 3.16 иллюстрируют работу такого последовательного регистра при вводе числа 1011, подаваемого на вход последовательно разряд за разрядом, начиная с младшего разряда.

В момент tl появление синхронизирующего импульса на входе С вызывает сдвиг информации в регистре на один разряд вправо. Если до этого момента в регистре было число 0000, то в результате сдвига в первом, втором, третьем разрядах сохранится значение 0, в четвертый разряд будет со входа принято значение 1. Таким образом, в регистре возникает число 10002. В момент t2 появления следующего синхронизирующего импульса процессы сдвига и приема очередного разряда вводимого числа приводят регистр в состояние 11002. Далее, в момент t3 в регистре образуется число 01102 и, наконец, в момент t4-число 10112. Поданное на вход число оказывается зафиксированным в регистре.

PAGE 17


 

А также другие работы, которые могут Вас заинтересовать

31078. Опухоли мягких тканей орофациальной области из меланинобразующей ткани 29 KB
  Все они доброкачественные пигментные опухоли состоящие из невусных клеток и имеющие разные размеры от крошечных до гигантских. Часть гигантских разновидностей таких невусов безопасны остальная часть особенно касающиеся новорожденных таят в себе потенциальную опасность превращения в меланому до 50 случаев в течение первых 3 5 лет жизни. Мелкие и крупные врожденные невоклеточные невусы новорожденных сборная группа из весьма разнообразных новообразований.
31079. Органоспецифические опухоли челюстных костей 29 KB
  Фолликулярная форма состоит из островков одонтогенного эпителия различной величины и формы напоминающих строение эмалевого органа по периферии островков частоколом располагаются клетки цилиндрического эпителия а в центре они приобретают звездчатую форму эпителиальный ретикулум. Сетевидная форма представлена тяжами одонтоенного эпителия с его причудливыми ветвлениями. Плексиформный вариант характеризуется тяжами эпителия неправильных очертаний переплетающихся в виде сети. По периферии тяжи ограничены цилиндрическими или кубическими...
31080. Органонеспецифические неодонтогенные опухоли челюстных костей 57 KB
  Опухолеподобные поражения костей: 1 фиброзная дисплазия; 2 центральная гигантоклеточная гранулема; 3 херувизм; 4 эозинофильная гранулема; 5 болезнь Педжета; 6 коричневая опухоль гиперпаратиреоидизма. КОСТЕОБРАЗУЮЩИЕ ОПУХОЛИ Доброкачественные: Злокачественные: остеома остеогенная саркома...
31081. Челюстная киста 20.03 KB
  К одонтогенным дизонтогенетическим кистам относят: 1 первичную примордиальную или кератокисту; 2 фолликулярную зубосодержащую кисту; 3 парадентальную периодонтальную кисту; 4 кисту прорезывания зуба; 5 десневую гингивальную кисту. К одонтогенным приобретенным кистам относят радикулярную околокорневую кисту воспалительного генеза. Среди них выделяют: 1 кисты резцового носонебного канала; 2 глобуломаксиллярная; 3 носогубная носоальвеолярная киста преддверья полости рта. Перечисленные кисты и одонтогенные и...
31082. Фиброзная дисплазия челюстных костей 16.37 KB
  Образование увеличивается медленно годы десятилетия но может привести к тяжелой деформации лица за счет разрастания клеточноволокнистой остеогенной ткани Макроскопически: границы разросшейся сероватобелесоватого вида опухолеподобной ткани нечеткие размытые без образования капсулы; беловатокрасные опухолеподобные очаги разной плотности в зависимости от степени выраженности их минерализации имеются многочисленные кисты заполненные желтоватой или красноватой жидкостью и полупрозрачные участки хряща до 3 см в диаметре....
31083. Одонтогенная инфекция 20.53 KB
  Пато и морфогенетически все эти заболевания связаны с острым гнойным апикальным или обострением хронического верхушечного периодонтита нагноением кист челюсти гнойным пародонтитом альвеолитами воспаление костной альвеолы после удаления зуба. Остит воспаление костной ткани челюсти за пределами периодонта зуба. Острый периостит челюсти представляет собой острое воспаление надкостницы альвеолярного отростка верхней или альвеолярной части нижней челюсти иногда распространяющееся на надкостницу тела челюсти. В большинстве случаев процесс...
31084. Слюнно-каменная болезнь (сиалолитиаз) 15.17 KB
  Механизм развития слюннокаменной болезни обусловлен взаимодействием перечисленных этиологических факторов: при застое слюны в протоках происходит повышение ее вязкости и увеличение содержание белков и солей. При слюннокаменной болезни необходимо удаление пораженной слюнной железы.
31085. Максимизация прибыли фирмы на всех типах рынков 71.5 KB
  Максимизация прибыли фирмы на всех типах рынков 8. Условия максимизации прибыли на рынке совершенной конкуренции Совершенно конкурентная фирма является ценополучателем и в связи с этим кривая спроса фирмы на рынке совершенной конкуренции отличается абсолютной эластичностью рис. Кривые спроса и предложения совершенно конкурентной фирмы Совершенный конкурент может продать любое количество продукта который произвел по существующей или более низкой цене но если цена выше чем существующая то предполагается что спрос будет равен нулю....
31086. Экономика неопределенности и риска 88 KB
  Ограничение по заимствованию можно таким образом представить следующим образом: C1 Y1 где C1 – потребление в первый период жизни – до выхода на пенсию Y1 – соответственно доход получаемый в первый период. Это дополнительное ограничение для домашнего хозяйства называют ограничением по заимствованию или ограничением ликвидности.1 показано каким образом ограничение ликвидности сужает возможности выбора для домашнего хозяйства. Если домашнее хозяйство не имеет возможности занимать средства то оно сталкивается с дополнительным...