22984

Мультипроцесорні системи

Лекция

Коммуникация, связь, радиоэлектроника и цифровые приборы

Дійсно звернення до пам’яті або до зовнішніх пристроїв та захоплення системної шини дозволяється одночасно лише одному з процесорів тоді як останні повинні в цей час переробляти раніш одержані дані або знаходитись в режимі очікування. Такий часовий розподіл загальних ресурсів системи має назву арбітражу системної шини і виконується групою пристроїв спеціальних ІМС так званих арбітрів шини. Арбітр шини дозволяє захоплення системної шини лише одному з процесорів що виставили запит тому котрий посідає найвищого пріоритету і...

Украинкский

2013-08-04

4.79 MB

16 чел.

Лекція №14

Мультипроцесорні системи

 Для  підвищення продуктивності і швидкодії електронно-обчислювальних пристроїв застосовують багатопроцесорні (мультипроцесорні) системи, де на розвязання задачі працюють не один, а декілька процесорів. В МП-86 здатність до роботи в мультипроцесорних системах передбачена можливістю функціонування у так званому максимальному режимі, котрий встановлюється поданням напруги низького рівня на вивід MN/процесора. В мультипроцесорному режимі декілька мікропроцесорних модулів використовують один загальний ресурс: оперативну та дискову память, паралельний та послідовний інтерфейси та модеми, до яких вони приєднуються через багатопровідну системну шину. 

 Подібне розпаралелювання істотно підвищує продуктивність системи в цілому, однак породжує цілу низку проблем повязаних з організацією безконфліктної взаємодії процесорів і спільного використання ресурсів системи. Дійсно, звернення до памяті або до зовнішніх пристроїв та захоплення системної шини дозволяється одночасно лише  одному з процесорів, тоді як останні повинні в цей час переробляти раніш одержані дані або знаходитись в режимі очікування.

 Такий часовий розподіл загальних ресурсів системи має назву арбітражу системної шини і виконується групою пристроїв (спеціальних ІМС) - так званих арбітрів шини. Арбітр шини дозволяє захоплення системної шини лише одному з процесорів, що виставили запит - тому, котрий посідає найвищого пріоритету, - і забороняє вихід на системну шину усіх інших процесорів. По закінченню циклу обміну процесор звільняє системну шину, і арбітр віддає її у розпорядження іншого процесора. Для встановлення пріоритетів використовують послідовний або паралельний спосіб арбітражу.

Послідовний спосіб арбітражу

При послідовному способі арбітражу пріоритет процесорних модулів встанновлюється апаратно шляхом позамодульного послідовного зєднання ІМС арбітрів (рис.14.1).

Для послідовного арбітражу у арбітрів шини типу КР1810ВБ59 є вхід  та вихід . Вихід попереднього арбітру, який має вищий пріоритет, приєднується до входу наступного арбітру з нищим пріоритетом. На вхід арбітра з найвищим пріоритетом подається напруга низького рівня.

 Всередині арбітра є перемикач,  який зєднує вхід арбітра з мікропроцесором, або зєднує вхід арбітра з його виходом. Положення цього перемикача встановлюється у верхнє положення запитом від мікропроцесора. При наявності запита перемикач встановлюється у верхнє положення і якщо на вході відповідного арбітра є сигнал низького рівня, то процесор одержує дозвіл на захоплення шини.

 На зображеній схемі процесор МП1, що має найвищий пріоритет, запиту не робить, а запит встановили МП2 та МП3. Сигнал низького рівня потрапляє на вихід МП2 з назвою Дозв2 і дозволяє МП2 захопити шину, тоді як МП3, хоча і зробив запит, але дозволу не одержить, бо напруга низького рівня до нього не доходить.

На проходження сигналу  дозволу через ланцюжок арбітрів витрачається певний час, тому не рекомендується зєднувати послідовно більш трьох арбітрів.

Паралельний спосіб арбітражу

 При паралельному способі арбітражу мікропроцесорний модуль, який бажає захопити системну шину, подає через свій арбітр сигнал , тобто сигнал запиту, до магістрального контролера (рис.14.2). Цей контролер являє собою логічну схему, що складається з шифратора та дешифратора і саме він визначає пріоритети процесорних модулів. Пріоритети можуть бути фіксованими або циклічно змінними. Звичайно магістральний контролер може керувати вісімю арбітрами.

 Одержавши запит від кількох модулів контролер магістралі визначає найпріоритетнішого і надсилає  на його вхід - сигнал дозволу на захоплення системної шини. Одержавши дозвіл, відповідний арбітр виставляє на лінію  низький рівень, яким він забороняє всім іншим арбітрам робити запити. Коли відповідний процесор закінчує свою роботу і вивільняє системну шину, сигнал знімається.

Робота процесорного модуля в мультипроцесорній системі

Процесор, що працює в багатопроцесорній системі, разом з усіма допоміжними ІМС, має назву процесорного модуля. Блок-схема такого процесорного модуля, спроможного керувати виходом на системну шину, зображено на рис.14.3. До нього входить мікропроцесор КР1810ВМ86, встановлений у максимальний режим, генератор тактових імпульсів К1810ГФ84А, три буферних регістри КР580ИР83 для виведення адрес А19 - А0 та два двоспрямованих шинних формувачі з інверсією КР580ВА87  для введення та виведення даних. Всі ці елементи входили в блок-схему вімкнення МП-86 за мінімальною конфігурацією.

Новим елементом схеми є контролер шини (системний контролер) К1810ВГ88, який за словом стану S0 - S2 виробляє керуючі сигнали для запису в память або читання з неї (та ), запису у зовнішні пристрої або читання з них (  та  ), а також сигнал згоди на обслуговування переривань .

 І нарешті, арбітр шини К1810ВБ59, який працює з вже знайомими нам сигналами арбітражу,,,. Крім цих сигналів є також лінії (і відповідні їм сигнали) RESET,   READY,  (синхронізація) і входи для запитів на немасковані переривання 7 - 0.

Своє бажання захопити системну шину мікропроцесор висловлює видаючи слово стану S0 - S2, в якому закладено код операції, що її хоче виконати мікропроцесор.

  

S2,S1,S0   =    0 0 0  - згода на переривання

  0 0 1   - читання з зовнішнього пристрою       0 1 0   - запис у зовнішній пристрій

  0 1 1   - зупинка

  1 0 0   - видобування команди

  1 0 1   - читання з памяті

  1 1 0   - запис у память

  1 1 1   -модуль не працює.

Слово стану подається на арбітр шини, який у відповідь на це формує запит на захоплення системної шини, і на контролер шини, який створює відповідний керуючий сигнал. Одночасно на вхід буферного регістра КР580ИР83 подається адреса, яка записується в ньому стробом ALE, що його формує системний контролер. Але поки що ця адреса не потрапляє на системну шину, і буферний регістр знаходиться у третьому стані. Після цього на локальній (внутрішній) шині даних AD0 - AD15 зявляються дані (якщо мова іде про запис), а також встановлюється сигнал DT/, що визначає напрямок рухy цих даних.

Одержавши слово стану як сигнал про бажання мікропроцесора вийти на системну шину, арбітр починає діяти, намагаючись захопити цю шину. Як це робиться, було вже розглянуто вище.

Одержавши дозвіл на захоплення системної шини, арбітр видає сигнал  котрим він відкриває буферний регістр адреси і виводить адресу на системну шину, а також відкриває вихід системного контролера і “випускає” на системну шину утворений там керуючий сигнал. Разом з тим системний контролер сигналом DEN  активізує шинний формувач КР580ВА87 і відкриває через нього шлях для даних.

Закінчивши машинний цикл, мікропроцесор знімає слово стану, повідомляючи арбітр про те, робота закінчена і системну шину можна звільнити.

Магістраль MULTIBUS

 Для підтримки міжмодульного звязку в мультипроцесорних системах розроблено спеціальний міжнароднний стандарт системної шинни, який дістав назву MULTIBUS. Для звязку мікропроцесорів МП-86 застосовується стандарт MULTIBUS І (для 32-розрядних процесорів існує стандарт MULTIBUS ІІ). До складу системної шини MULTIBUS І входить 82 лінії, більшість з яких була вже розглянута вище.

Ось вони:

Шина адреси (вих)    ADR19 - ADR0 20

Шина даних (вих/вх)    DAT15 - DAT0 16

Дозвіл на старший байт (вих)  BHEN   1

Керуючі сигнали (вих)   INTA,IORC,IOWC,

MRDC,MWTC  5

Синхронізація (вх)    CCLK,BCLK  2

Заборона на звернення до ОЗП та ПЗП (вх) INH1,INH2  2

Готовність (вх)    XACK   1

Скидання (вх)     INIT   1

Сигнали арбітражу (вх,вих)               BRREQ,BPRN,BPRO,

     CBRQ,BUSY  5

Запити на переривання (вх)                 INT7 - INT0  8

Шина живлення   +5В    8

    +12В    2

    -12В    2

    GND    8

Всім цим лініям відповідають сигнали з тими ж назвами (крім ліній живлення). Всі сигнали є інверсними.


 

А также другие работы, которые могут Вас заинтересовать

70595. Шаблоны организационного бизнес-моделирования 113.52 KB
  Миссия представляет собой результат позиционирования компании среди других участников рынка. Поэтому миссию компании нельзя описывать путем анализа ее внутреннего устройства. Для построения модели взаимодействия компании с внешней средой определение миссии компании на рынке необходимо...
70596. Полная бизнес-модель компании 98.29 KB
  Организационный анализ компании при таком подходе проводится по определенной схеме с помощью полной бизнес-модели компании. Возможности компании определяются характеристиками ее структурных подразделений и организацией их взаимодействия.
70597. Типовое проектирование ИС 46 KB
  Типовое проектное решение ТПР это тиражируемое пригодное к многократному использованию проектное решение. Принятая классификация ТПР основана на уровне декомпозиции системы. Выделяются следующие классы ТПР: элементные ТПР типовые решения по задаче или по отдельному виду обеспечения...
70599. Безопасность жизнедеятельности, курс лекций 626 KB
  Чрезвычайная ситуация (ЧС) — обстановка на определенной территории, сложившаяся в результате аварии, опасного природного явления, катастрофы, стихийного или иного бедствия, которые могут повлечь или повлекли за собой человеческие жертвы, ущерб здоровью людей или окружающей природной среде, значительные материальные потери и нарушение жизнедеятельности людей.
70602. МОДУЛИРОВАННЫЕ СИГНАЛЫ 177.5 KB
  Дискретизация непрерывных сигналов заключается в том, что вместо передачи непрерывного сигнала передаются лишь значения его в отдельные моменты времени, взятые достаточно часто, чтобы по ним можно было воспроизвести непрерывный ситная
70603. Проектирование ИС 42.33 KB
  В общем виде цель проекта можно определить как решение ряда взаимосвязанных задач включающих в себя обеспечение на момент запуска системы и в течение всего времени ее эксплуатации: требуемой функциональности системы и уровня ее адаптивности к изменяющимся условиям функционирования...