22984

Мультипроцесорні системи

Лекция

Коммуникация, связь, радиоэлектроника и цифровые приборы

Дійсно звернення до памяті або до зовнішніх пристроїв та захоплення системної шини дозволяється одночасно лише одному з процесорів тоді як останні повинні в цей час переробляти раніш одержані дані або знаходитись в режимі очікування. Такий часовий розподіл загальних ресурсів системи має назву арбітражу системної шини і виконується групою пристроїв спеціальних ІМС так званих арбітрів шини. Арбітр шини дозволяє захоплення системної шини лише одному з процесорів що виставили запит тому котрий посідає найвищого пріоритету і...

Украинкский

2013-08-04

4.79 MB

16 чел.

Лекція №14

Мультипроцесорні системи

 Для  підвищення продуктивності і швидкодії електронно-обчислювальних пристроїв застосовують багатопроцесорні (мультипроцесорні) системи, де на розвязання задачі працюють не один, а декілька процесорів. В МП-86 здатність до роботи в мультипроцесорних системах передбачена можливістю функціонування у так званому максимальному режимі, котрий встановлюється поданням напруги низького рівня на вивід MN/процесора. В мультипроцесорному режимі декілька мікропроцесорних модулів використовують один загальний ресурс: оперативну та дискову память, паралельний та послідовний інтерфейси та модеми, до яких вони приєднуються через багатопровідну системну шину. 

 Подібне розпаралелювання істотно підвищує продуктивність системи в цілому, однак породжує цілу низку проблем повязаних з організацією безконфліктної взаємодії процесорів і спільного використання ресурсів системи. Дійсно, звернення до памяті або до зовнішніх пристроїв та захоплення системної шини дозволяється одночасно лише  одному з процесорів, тоді як останні повинні в цей час переробляти раніш одержані дані або знаходитись в режимі очікування.

 Такий часовий розподіл загальних ресурсів системи має назву арбітражу системної шини і виконується групою пристроїв (спеціальних ІМС) - так званих арбітрів шини. Арбітр шини дозволяє захоплення системної шини лише одному з процесорів, що виставили запит - тому, котрий посідає найвищого пріоритету, - і забороняє вихід на системну шину усіх інших процесорів. По закінченню циклу обміну процесор звільняє системну шину, і арбітр віддає її у розпорядження іншого процесора. Для встановлення пріоритетів використовують послідовний або паралельний спосіб арбітражу.

Послідовний спосіб арбітражу

При послідовному способі арбітражу пріоритет процесорних модулів встанновлюється апаратно шляхом позамодульного послідовного зєднання ІМС арбітрів (рис.14.1).

Для послідовного арбітражу у арбітрів шини типу КР1810ВБ59 є вхід  та вихід . Вихід попереднього арбітру, який має вищий пріоритет, приєднується до входу наступного арбітру з нищим пріоритетом. На вхід арбітра з найвищим пріоритетом подається напруга низького рівня.

 Всередині арбітра є перемикач,  який зєднує вхід арбітра з мікропроцесором, або зєднує вхід арбітра з його виходом. Положення цього перемикача встановлюється у верхнє положення запитом від мікропроцесора. При наявності запита перемикач встановлюється у верхнє положення і якщо на вході відповідного арбітра є сигнал низького рівня, то процесор одержує дозвіл на захоплення шини.

 На зображеній схемі процесор МП1, що має найвищий пріоритет, запиту не робить, а запит встановили МП2 та МП3. Сигнал низького рівня потрапляє на вихід МП2 з назвою Дозв2 і дозволяє МП2 захопити шину, тоді як МП3, хоча і зробив запит, але дозволу не одержить, бо напруга низького рівня до нього не доходить.

На проходження сигналу  дозволу через ланцюжок арбітрів витрачається певний час, тому не рекомендується зєднувати послідовно більш трьох арбітрів.

Паралельний спосіб арбітражу

 При паралельному способі арбітражу мікропроцесорний модуль, який бажає захопити системну шину, подає через свій арбітр сигнал , тобто сигнал запиту, до магістрального контролера (рис.14.2). Цей контролер являє собою логічну схему, що складається з шифратора та дешифратора і саме він визначає пріоритети процесорних модулів. Пріоритети можуть бути фіксованими або циклічно змінними. Звичайно магістральний контролер може керувати вісімю арбітрами.

 Одержавши запит від кількох модулів контролер магістралі визначає найпріоритетнішого і надсилає  на його вхід - сигнал дозволу на захоплення системної шини. Одержавши дозвіл, відповідний арбітр виставляє на лінію  низький рівень, яким він забороняє всім іншим арбітрам робити запити. Коли відповідний процесор закінчує свою роботу і вивільняє системну шину, сигнал знімається.

Робота процесорного модуля в мультипроцесорній системі

Процесор, що працює в багатопроцесорній системі, разом з усіма допоміжними ІМС, має назву процесорного модуля. Блок-схема такого процесорного модуля, спроможного керувати виходом на системну шину, зображено на рис.14.3. До нього входить мікропроцесор КР1810ВМ86, встановлений у максимальний режим, генератор тактових імпульсів К1810ГФ84А, три буферних регістри КР580ИР83 для виведення адрес А19 - А0 та два двоспрямованих шинних формувачі з інверсією КР580ВА87  для введення та виведення даних. Всі ці елементи входили в блок-схему вімкнення МП-86 за мінімальною конфігурацією.

Новим елементом схеми є контролер шини (системний контролер) К1810ВГ88, який за словом стану S0 - S2 виробляє керуючі сигнали для запису в память або читання з неї (та ), запису у зовнішні пристрої або читання з них (  та  ), а також сигнал згоди на обслуговування переривань .

 І нарешті, арбітр шини К1810ВБ59, який працює з вже знайомими нам сигналами арбітражу,,,. Крім цих сигналів є також лінії (і відповідні їм сигнали) RESET,   READY,  (синхронізація) і входи для запитів на немасковані переривання 7 - 0.

Своє бажання захопити системну шину мікропроцесор висловлює видаючи слово стану S0 - S2, в якому закладено код операції, що її хоче виконати мікропроцесор.

  

S2,S1,S0   =    0 0 0  - згода на переривання

  0 0 1   - читання з зовнішнього пристрою       0 1 0   - запис у зовнішній пристрій

  0 1 1   - зупинка

  1 0 0   - видобування команди

  1 0 1   - читання з памяті

  1 1 0   - запис у память

  1 1 1   -модуль не працює.

Слово стану подається на арбітр шини, який у відповідь на це формує запит на захоплення системної шини, і на контролер шини, який створює відповідний керуючий сигнал. Одночасно на вхід буферного регістра КР580ИР83 подається адреса, яка записується в ньому стробом ALE, що його формує системний контролер. Але поки що ця адреса не потрапляє на системну шину, і буферний регістр знаходиться у третьому стані. Після цього на локальній (внутрішній) шині даних AD0 - AD15 зявляються дані (якщо мова іде про запис), а також встановлюється сигнал DT/, що визначає напрямок рухy цих даних.

Одержавши слово стану як сигнал про бажання мікропроцесора вийти на системну шину, арбітр починає діяти, намагаючись захопити цю шину. Як це робиться, було вже розглянуто вище.

Одержавши дозвіл на захоплення системної шини, арбітр видає сигнал  котрим він відкриває буферний регістр адреси і виводить адресу на системну шину, а також відкриває вихід системного контролера і “випускає” на системну шину утворений там керуючий сигнал. Разом з тим системний контролер сигналом DEN  активізує шинний формувач КР580ВА87 і відкриває через нього шлях для даних.

Закінчивши машинний цикл, мікропроцесор знімає слово стану, повідомляючи арбітр про те, робота закінчена і системну шину можна звільнити.

Магістраль MULTIBUS

 Для підтримки міжмодульного звязку в мультипроцесорних системах розроблено спеціальний міжнароднний стандарт системної шинни, який дістав назву MULTIBUS. Для звязку мікропроцесорів МП-86 застосовується стандарт MULTIBUS І (для 32-розрядних процесорів існує стандарт MULTIBUS ІІ). До складу системної шини MULTIBUS І входить 82 лінії, більшість з яких була вже розглянута вище.

Ось вони:

Шина адреси (вих)    ADR19 - ADR0 20

Шина даних (вих/вх)    DAT15 - DAT0 16

Дозвіл на старший байт (вих)  BHEN   1

Керуючі сигнали (вих)   INTA,IORC,IOWC,

MRDC,MWTC  5

Синхронізація (вх)    CCLK,BCLK  2

Заборона на звернення до ОЗП та ПЗП (вх) INH1,INH2  2

Готовність (вх)    XACK   1

Скидання (вх)     INIT   1

Сигнали арбітражу (вх,вих)               BRREQ,BPRN,BPRO,

     CBRQ,BUSY  5

Запити на переривання (вх)                 INT7 - INT0  8

Шина живлення   +5В    8

    +12В    2

    -12В    2

    GND    8

Всім цим лініям відповідають сигнали з тими ж назвами (крім ліній живлення). Всі сигнали є інверсними.


 

А также другие работы, которые могут Вас заинтересовать

45302. Характеристики систем подвижной связи. Стандарт сотовых систем связи (ССС). Пути усовершенствования ССС 45 KB
  Характеристики систем подвижной связи. Стандарт сотовых систем связи ССС. Системы подвижной радиосвязи предназначены для связи между движущимся абонентом и абонентом ТФОП или между двумя движущимися абонентами. Виды систем связи подвижной службы К основным видам ССПС относятся: региональные мобильные системы наземной связи; глобальные мобильные системы спутниковой связи; системы персонального радиовызова СПРВ.
45303. Стандарт GSM: услуги, архитектура, назначение узлов MSC, кодирование и модуляция, интерфейсы, каналы сигнализации и трафика, хэндовер, протоколы, частотный план структура кадров трафика и управления, речевое кодирование 1.08 MB
  Стандарт GSM: услуги архитектура назначение узлов MSC кодирование и модуляция интерфейсы каналы сигнализации и трафика хэндовер протоколы частотный план структура кадров трафика и управления речевое кодирование. Система сотовой связи стандарта GSM. Разработка GSM началась в 1982 году группой из 26 Европейских национальных телефонных компаний. В 1989 году Европейский Телекоммуникационный Институт Стандартов ETSI взял ответственность за дальнейшее развитие GSM.
45304. Стандарт CDMA: услуги, архитектура, кодирование и модуляция, прямые и обратные каналы трафика и управления, хэндовер и управление мощностью, борьба с многолучевостью. Кодирование в прямом и обратном каналах. Достоинства и недостатки CDMA 4.39 MB
  Стандарт CDM: услуги архитектура кодирование и модуляция прямые и обратные каналы трафика и управления хэндовер и управление мощностью борьба с многолучевостью. Достоинства и недостатки CDM. CDM англ. 1995 год коммерческая эксплуатация первой СПС с CDM.
45305. Перспективный план нумерации для ЕСЭ РФ. Отличия нумерации в СПС, нумерация в GSM. Перспективы развития плана нумерации 342.1 KB
  Перспективный план нумерации для ЕСЭ РФ. Отличия нумерации в СПС нумерация в GSM. Перспективы развития плана нумерации. Под системой нумерации понимается совокупность правил позволяющих идентифицировать сети их фрагменты а также вызывающих и вызываемых пользователей.
45306. Сотовые сеты связи третьего поколения. Концепция, отличительные черты, услуги. Основные стандарты, их характеристика, пути развития. Цели проекта IMT-2000 92.86 KB
  Радиоинтерфейсы: IMTDS использует DSCDM и FDD IMTMC использует MCCDM и FDD IMTTC использует TDM CDM и TDD IMTSС использует TDM и FDD IMTFT MCTDM и FDD TDD IMT dvnced для систем связи с одновременной передачей нескольких ортогональных несущих OFDM и FDD. Характеристика систем 3 поколения Системы основанные на CDM WCDM: Разработана японской фирмой REB. Сети GSM не могут быть модернизированы для работы с WCDM хотя например GPRS может многократно транслироваться через сеть CDM. Отличия от CDM One отсутствие...
45307. Система UMTS: архитектура, состав и назначение узлов UTRAN и CN. Контроллер радиосети RNC. Центр коммутации, типы каналов: логические, транспортные, физические. Частотный план, кодирование речи, управление мощностью 164.12 KB
  Центр коммутации типы каналов: логические транспортные физические. UE должно обеспечивать: передачу речи с принятым для системы набором скоростей услуги служб видеоконференции и приложений видеотелефонии использующие как коммутацию каналов так и пакетов; услуги Internet со скоростями 4736 кбит с в обычном режиме и с mx возможной скоростью в режиме best effort негарантированное обслуживание с наилучшими из возможных в данный момент характеристиками; удаленный доступ к локальным сетям; приложения электронной почты. Контроллер...
45308. Развитие сетей UMTS. Требования к системе в Release-7. Переход к сетям LTE. Требования к системе в Release 8-10 501.5 KB
  Переход к сетям LTE. Начавшиеся работы над Relese 9 определяют вторую фазу развития системы LTE. По мнению специалистов ETSI и 3GPP качественно изменения в Releses 9 и 10 по отношению к базовому для системы LTE Relese 8 можно представить в виде диаграммы рис. Совершенствование функциональных возможностей LTE в Relese 9 будет заключаться в реализации двух диапазонной или многодиапазонной передачи данных в одном физическом канале дальнейшем расширении возможностей сети радиодоступа EUTRN внедрении новых сценариев высокоскоростной...
45309. Конституционные основы судебной власти 27.59 KB
  Численность судей за исключением судей Конституционного Суда РФ и конституционных уставных судов субъектов РФ ежегодно устанавливается федеральным законом о федеральном бюджете на соответствующий год. Такой подход объясняется тем что установить эту численность единожды как постоянную величину сложно: она меняется в связи с созданием новых участков мировых судей последовательным учреждением арбитражных апелляционных судов в перспективе административных судов и т. Законодательство предусматривает достаточно высокие требования к...
45310. Порядок формирования и организация Конституционного Суда РФ 25.17 KB
  Порядок формирования и организация Конституционного Суда РФ Статус Конституционного Суда РФ определяется в ст. Закон является кодифицированным актом в сфере конституционного судопроизводства он содержит как материальные так и процессуальные нормы. Статус Конституционного Суда закрепленный действующим законодательством по многим параметрам существенно изменился по сравнению со статусом Конституционного Суда РФ учрежденного в 1990 г. В состав Конституционного Суда РФ входят 19 судей назначаемых на должность Советом Федерации по...