23055

Моделювання цифрових логічних схем

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Перелічимо деякі логічні ІМС 74ї серії: 74x00 базовий елемент 2ІНЕ 74x10 логічний елемент 3ІНЕ 74x20 логічний елемент 4ІНЕ 74x30 логічний елемент 8ІНЕ 74x02 логічний елемент 2АБОНЕ 74x27 логічний елемент 3АБОНЕ 74x08 логічний елемент 2І 74x32 логічний елемент 2АБО 74x04 інвертор логічний елемент НЕ 74x51 логічний елемент 2І2АБОНЕ 74x86 логічний елемент Виключне АБО на 2 входи Пакет OrCAD дозволяє провести суто цифрове моделювання для даного вузла схеми якщо до цього вузла підєднані лише входи та виходи...

Украинкский

2013-08-04

178.5 KB

9 чел.

Лабораторна робота № 5

з курсу "Схемотехніка"

Моделювання цифрових  логічних схем.

Цифрові інтегральні мікросхеми (ІМС) виконані за певною технологією (ТТЛ, КМОН тощо) випускаються у вигляді серій. У межах однієї серії ІМС мають однакові параметри ( такі, як напруга живлення, рівні логічних одиниці та нуля, гранична частота, здатність до навантаження та ін.)  і є повністю сумісними між собою. Цифрові пристрої, виконані на ІМС лише однієї  серії, не потребують внутрішніх схем узгодження і, як правило, найбільш стабільні у своїй роботі. Найбільш поширеними є ІМС, випущені за різними модифікаціями транзисторно-транзисторної логіки (ТТЛ). Серед ІМС, що випускалися у колишньому СРСР це мікросхеми серій 133 та 155 (власне ТТЛ), а також 555, 1531, 1533 та ін. (ТТЛ з діодами Шоткі - ТТЛШ). Мікросхеми усіх зазначених серій сумісні між собою за логічними рівнями. За стандартами, прийнятими у США, позначення ІМС, виконаних за ТТЛ-технологією, починається з числа 74 (74-а серія). Повне ж позначення виглядає як 74xNNN, де x - літери, що позначають особливості даної модифікації ТТЛ (і, іноді, фірму-виробника), зокрема, відсутність літери позначає просту ТТЛ-технологію, а позначення S або LS - технологію ТТЛШ. Цифри NNN означають номер моделі конкретної ІМС. Перелічимо деякі логічні ІМС 74-ї серії:

74x00 - базовий елемент 2І-НЕ

74x10 - логічний елемент 3І-НЕ

74x20 - логічний елемент 4І-НЕ

74x30 - логічний елемент 8І-НЕ

74x02 - логічний елемент 2АБО-НЕ

74x27 - логічний елемент 3АБО-НЕ

74x08 - логічний елемент 2І

74x32 - логічний елемент 2АБО

74x04 - інвертор (логічний елемент НЕ)

74x51 - логічний елемент 2І-2АБО-НЕ

74x86 - логічний елемент Виключне АБО на 2 входи

 Пакет OrCAD дозволяє провести суто цифрове моделювання для даного вузла схеми, якщо до цього вузла підєднані лише входи та виходи цифрових ІМС. У цьому випадку при проведенні Transient аналізу у Probe можна побудувати часові діаграми у рівнях логічних одиниці та нуля. Для прикладу розглянемо схему на рис. 1

рис. 1

Цифрові схеми 7408 (2І) та 7404 (інвертор) є стандартними ТТЛ-елементами. Елемент з позначенням HI - спеціальне джерело, яке виробляє напругу рівня логічної одиниці. Це джерело зветься цифровим портом високого рівня (Digital HI Port). Відповідне джерело логічного нуля зветься Digital LO Port. Разом HI-порт, джерело імпульсної напруги Vin та логічний елемент U1A cкладають суто цифрове джерело прямокутних імпульсів. На вузлі Mid можна отримати цифрові часові діаграми (для вузлів In та Out ці діаграми не отримуються, оскільки до них підключено відповідно аналогове джерело сигналу Vin та резистор R1). Для побудови таких часових діаграм треба після проведення Transient аналізу у меню Add Trace програми Probe вибрати пункт Mid”. Якщо одночасно з цим вибрати також пункти “V(In)” або “V(Out)”, аналогові та цифрові часові діаграми будуть побудовані в одному часовому масштабі.

Джерело вхідного сигналу Vin генерує прямокутні імпульси і описується стандартною моделлю VPULSE, що також міститься у бібліотеці source.slb. Перелічимо основні параметри цієї моделі: DC та АС - те ж саме, що й для будь-яких джерел. v1 та v2 - перший та другий рівні напруги в прямокутному імпульсі, td - затримка першого перепаду від v1 до v2 відносно моменту часу t=0, tr та tf - відповідно тривалості переднього та заднього фронтів імпульса, pw - тривалість частини імпульса, коли v=v2, per - період повторення імпульсів.

Лабораторне завдання

1. Розробіть схему генерації цифрових імпульсів, аналогічну до зображеної на рис. 1 ділянки HI port - Vin - U1A, у якій використовувалося б джерело логічного нуля Digital LO Port. Введіть у Schematics схему рис.1 із заміною джерела імпульсів на вищезазначене.  Вважайте, що амплітуда вхідних імпульсів  3.3 В, тривалість цього імпульсу 100 мкс, його період  200 мкс. Тривалості фронту і спаду імпульсу задайте дуже малими, наприклад по 0.1 нс.  Затримка першого фронту повинна бути рівною тривалості імпульсу, тобто складати 100 мкс для джерела Vin.  

2. Задайте завдання на моделювання перехідного процесу і проведіть його. У Probe виведіть графік залежності вхідних та вихідної напруг V(In) та V(Out), а також цифрового сигналу Mid від часу та поясніть ці залежності.

3. Знайдіть значення амплітуди максимумів вхідних імпульсів Vгр1., коли перестає спрацьовувати логічний елемент U1A. При цьому логічний рівень на вузлі Mid буде залишатися сталим.

4. Замініть розроблене Вами джерело цифрових імпульсів на зображене на рис. 1. Знайдіть значення амплітуди мінімумів вхідних імпульсів Vгр2., коли перестає спрацьовувати логічний елемент U1A. При цьому логічний рівень на виході 2 буде залишатися сталим.

5. Схема на рис. 1 фактично є схемою для дослідження інвертора. Побудуйте відповідну схему для дослідження елемента 2І-НЕ. Така схема, звичайно, повинна містити 2 джерела цифрових імпульсів. Підберіть часові параметри цих джерел так, щоб елемент 2І-НЕ спрацював в усіх можливих режимах. У Probe виведіть відповідні графіки для вхідних та вихідних сигналів.

6. Повторіть пункт 5 для елемента 2І-2АБО-НЕ. Джерел цифрових імпульсів повинно бути 4.

7. Повторіть пункт 5 для елемента Виключне АБО (74x86). 

8. Зберіть схему Виключне АБО на елементах І-НЕ та повторіть для неї пункт 5.

 


 

А также другие работы, которые могут Вас заинтересовать

69380. ТАКТУВАННЯ, РЕЖИМИ ЗНИЖЕНОГО ЕНЕРГОСПОЖИВАННЯ ТА СКИДАННЯ 560.5 KB
  Блок керування та синхронізації мікропроцесора Блок керування та синхронізації призначений для формування синхронізуючих і керуючих сигналів які забезпечують координацію спільної роботи блоків МКра у всіх допустимих режимах роботи.
69381. Особливості архітектури типового мікроконтролера родини МК-51 2.36 MB
  Структура типового МК (мікроконтролера) родини МК-51 (рисунок 1) містить: арифметико-логічний пристрій (АЛП); регістри тимчасового збереження операндів (програмно недоступні, на структурі МК позначені Т1, Т2); один з основних регістрів – акумулятор, на структурі МК позначений А...
69382. Особливості розробки робочої керуючої програми та програмна модель мікроконтролера 302 KB
  РПД являє собою 128 восьмирозрядних регістрів які призначені для прийому збереження та видачі різноманітної інформації. Шістнадцять із цих регістрів допускають побітову адресацію. В області молодших адрес РПД знаходяться 4 банки регістрів загального призначення РЗП кожен...
69383. ХАРАКТЕРИСТИКА КОМАНД МІКРОКОНТРОЛЕРА 208 KB
  Мнемоніка команди представлення коду операції у вигляді сполучення латинських літер що мають визначений зміст використовуються англійські слова або скорочення наприклад MOV PUSH POP JMP CLR NOP. Мнемокод включає в себе мнемоніку команди та опис операндів які беруть участь в операції.