33662

Режимы тройного шифрования из 23

Доклад

Информатика, кибернетика и программирование

Тройное шифрование в режиме СВС Оба режима требуют больше ресурсов чем однократное шифрование: больше времени или больше аппаратурыф БЛОЧНОЕ КОДИРОВАНИЕ АЛГОРИТМ 3DES SDES В ряде реализаций DES используется тройной алгоритм DES см. Так как преобразование DES не является группой полученный шифротекст гораздо труднее вскрыть полным перебором: 2112 попыток вместо 256 Рис. Тройной DES SDES Упрощенный DES или SDES алгоритм шифрования который носит скорее учебный чем практический характер. В данной лабораторной работе SDES...

Русский

2013-09-06

57.5 KB

3 чел.

27. Режимы тройного шифрования из 23

Помимо режима ЕСВ, существует два возможных режима тройного шифрования:

  •  Внутренний СВС. Файл зашифровывается в режиме СВС три раза (см. рис. 3.17а). Для этого нужны 3 различных вектора инициализации.
    •  Внешний СВС. Файл шифруется с помощью тройного шифрования 1 раз в режиме СВС (см. рис. 3.17б). Для этого нужен 1 вектор инициализации.

 

              (а) Внутрений СВС                                              

 (б) Внешний СВС

Рис. 3.17. Тройное шифрование в режиме СВС

Оба режима требуют больше ресурсов, чем однократное шифрование: больше времени или больше аппаратурыф

БЛОЧНОЕ КОДИРОВАНИЕ (АЛГОРИТМ 3-DES, S-DES)

В ряде реализаций DES используется тройной алгоритм DES (см. рис. 3.11). Так как преобразование DES не является группой, полученный шифротекст гораздо труднее вскрыть полным перебором: 2112 попыток вместо 256

Рис. 3.11. Тройной DES

S-DES

Упрощенный DES или S-DES – алгоритм шифрования, который носит скорее учебный, чем практический характер. В данной лабораторной работе S-DES  описывается для лучшего понимания DES-подобных симметричных шифров ( основаных на « подстановке с расширением» и цепи Фейстеля). Основные характеристики S-DES :

  •  Алгоритм опрерирует 8-битными блоками открытого текста, на выходе 8-битный блок шифротекта
  •  Ключ 10-битный. На каждом раунде используется 8-битный подключ

S-блоки имеют структуру 4*4. Имеют  4-битный вход и 2-битный выход


Ek
1

Dk2

Ek3

Ek1

Dk2

Ek3

Ek1

Dk2

Ek3

Ek1

Ek1

Ek1

Dk2

Dk2

Dk2

Ek3

Ek3

Ek3


 

А также другие работы, которые могут Вас заинтересовать

33358. Принципы построения систем и сетей связи на основе эталонной модели 27.29 KB
  Пример представления процесса связи на основе уровней OSI Прикладной процесс Системы А сообщается с Уровнем 7 Системы А верхний уровень который сообщается с Уровнем 6 Системы А который в свою очередь сообщается с Уровнем 5 Системы А и так далее до Уровня 1 Системы А. После того как информация проходит через физическую среду и принимается Системой В она поднимается через слои Системы В в обратном порядке сначала Уровень 1 затем Уровень 2 и т. пока она наконец не достигнет прикладного процесса Системы В. Каждый из уровней сообщается...
33359. Универсальный асинхронный приёмо-передатчик КР1816ВУ51 32 KB
  Через универсальный асинхронный приёмопередатчик УАПП осуществляется прием и передача информации представленной последовательным кодом младшими битами вперёд в полном дуплексном режиме обмена. В этом режиме информация 8бит передаётся и принимается через внешний вывод входа приёмника RXD. Через TXD выдаются импульсы сдвига синхронизации которые сопровождают каждый бит. За один машинный цикл передаётся один бит информации.
33360. Система прерываний КР1816ВУ51 48 KB
  Система развивается с появлением новых типов микроконтроллеров этой серии число источников прерываний постоянно увеличивается и достигло в некоторых пятнадцати. Рассмотрим систему прерываний МК51. Из пяти источников прерываний внешними являются входы INT0 и INT1 а внутренними два счетчика таймера и последовательный порт.
33361. Система команд КР1816ВУ51 33 KB
  Всего в системе команд семейства MК51 можно выделить 5 групп: команды арифметических операций команды логических операций команды пересылки данных команды операций с битами и команды передачи управления. Команды операций с битами Эти команды устанавливают в 1 SETB или 0 CLR прямоадресуемый бит внутренней памяти данных изменяют его значение на противоположное CLR выполняют операции ND и OR над флагом переноса С и прямоадресуемым битом ND и ORL осуществляют пересылку значения между флагом С и прямоадресуемым битом MOV...
33362. Типовая схема СУ на базе КР1816ВУ51 27 KB
  В случае если производительность процессора микроконтроллера достаточна для решения поставленной задачи эту проблему можно решить организацией системы шин к которым и подключаются все необходимые устройства. Кроме достаточной производительности микроконтроллер должен иметь возможность подключения внешней памяти данных. Микроконтроллер МК51 обладает такой возможностью.
33363. Состав и назначение элементов процессорного ядра, характеристика ОМК АТ90S8515 31 KB
  Организация памяти микроконтроллера Память микроконтроллеров VR семейства Clssic выполнена по Гарвардской архитектуре в которой разделены не только адресные пространства памяти программ и памяти данных но также и шины доступа к ним. В связи с тем что регистровая память находится в адресном пространстве ОЗУ об этих двух областях памяти обычно говорят как об одной. 6 регистров общего назначения R26 R31 X Y Z используется в качестве указателей при косвенной адресации памяти данных. Каждый регистр файла имеет свой собственный адрес в...
33364. Структура памяти ОМК АТ90S8515 30.5 KB
  Причем память данных состоит из трех областей: регистровая память статическое ОЗУ и память на основе EEPROM. В связи с тем что регистровая память находится в адресном пространстве ОЗУ об этих двух областях памяти обычно говорят как об одной. Память программ Память программ ёмкостью 4 К 16разрядных слов предназначена для хранения команд управляющих функционированием микроконтроллера.
33365. Порты ввода-вывода ОМК АТ90S8515 31.5 KB
  Конфигурирование каждой линии порта задание направления передачи данных может быть произведено программно в любой момент времени. Обращение к портам ввода вывода Обращение к портам производится через регистры ввода вывода причем под каждый порт в адресном пространстве ввода вывода зарезервировано по 3 адреса. По этим адресам размещаются три регистра: регистр данных порта PORTx регистр направления данных DDRx и регистр выводов порта PINx. Действительные названия регистров и их разрядов получаются подстановкой названия порта вместо...
33366. Таймер/счётчики ОМК АТ90S8515 38 KB
  Как правило эти выводы линии портов ввода вывода общего назначения а функции реализуемые этими выводами при работе совместно с таймерами счетчиками являются их альтернативными функциями. Выводы используемые таймерами счетчиками общего назначения Название T90S8515 Описание T0 PB0 Вход внешнего сигнала таймера T0 T1 PB1 Вход внешнего сигнала таймера T1 ICP ICP Вход захвата таймера T1 OC1 Выход схемы сравнения таймера T1 OC1 PD5 То же OC1B OC1B То же TOSC1 Вход для подключения резонатора TOSC2 Выход для подключения резонатора ...