36593

ЦИФРОВА ТЕХНІКА ТА МІКРОПРОЦЕСОРИ

Конспект

Коммуникация, связь, радиоэлектроника и цифровые приборы

Математичні основи цифрової техніки Відображення інформації у ЦТ Системи числення та кодування Двійкова арифметика Основні поняття та закони булевої алгебри Функції алгебри логіки Форми зображення логічних функцій Мінімізація логічних функцій Структурна реалізація логічних функцій Схемотехніка цифрових пристроїв Цифрові сигнали форми їх зображення Основні параметри і характеристики цифрових мікросхем Розширювачі на логічних елементах Збільшення...

Украинкский

2013-09-23

2.83 MB

49 чел.

МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ             

НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ

«ЛЬВІВСЬКА ПОЛІТЕХНІКА»

КАФЕДРА «ТЕЛЕКОМУНІКАЦІЇ»

ОРЛЕВИЧ Ігор Дмитрович

ЦИФРОВА ТЕХНІКА ТА МІКРОПРОЦЕСОРИ

КОНСПЕКТ ЛЕКЦІЙ

Для студентів спеціальності 6.092402 «ТелекомунікаціЇ» Інституту телекомунікацій, радіоелектроніки та електронноЇ техніки

Затверджено на засіданні кафедри

Протокол       від            2011р.

                                                  Львів 2011

Зміст

Вступ

  1.  Математичні основи цифрової техніки
  2.  Відображення інформації у ЦТ
  3.  Системи числення та кодування
  4.  Двійкова арифметика
  5.  Основні поняття та закони булевої алгебри
  6.  Функції алгебри логіки
  7.  Форми зображення логічних функцій
  8.  Мінімізація логічних функцій
  9.  Структурна реалізація логічних функцій
  10.  Схемотехніка цифрових пристроїв
  11.  Цифрові сигнали, форми їх зображення
  12.  Основні параметри і характеристики цифрових мікросхем
  13.   Розширювачі на логічних елементах
  14.   Збільшення навантажувальної здатності
  15.   Логічні елементи з відкритим колектором
  16.  Комбінаційні пристрої
  17.  Шифратори і дешифратори
  18.  Мультиплексори і демультиплексори
  19.   Комбінаційні суматори
  20.   Цифрові компаратори
  21.  Імпульсні схеми на цифрових елементах
  22.  Послідовнісні цифрові пристрої
  23.  Загальна структура та класифікація тригерів
  24.   Різновиди тригерів
  25.   Синтез послідовнісних пристроїв
  26.   Регістри
  27.   Лічильники імпульсів
  28.  Інтегральні запам’ятовуючі пристрої
  29.  Оперативні запам’ятовуючі пристрої
  30.   Постійні запам’ятовуючі пристрої
  31.  Цифро- аналогові та аналого-цифрові перетворювачі
  32.  Принцип ЦА - перетворення
  33.   Принцип АЦ – перетворення
  34.  Мікропроцесори
  35.  Принципи побудови мікрокомп’ютерів
  36.   Класифікація МП
  37.   Принципи управління і функціонування МП
  38.  Структура і типи команд
  39.   Способи адресації інформації
  40.   Організація переривань роботи МП
  41.   Організація вводу-виводу даних
  42.   Команди МП
  43.   Способи адресації даних

Список літератури

Вступ

У конспекті лекцій «Цифрова техніка та мікропроцесори» розглянуто аналіз і синтез цифрових елементів і побудованих на їх основі цифрових вузлів. Розглянуто теоретичні основи побудови цифрових пристроїв – алгебру логіки та її закони, булеві функції та їх властивості, способи мінімізації булевих функцій, а також аналіз і синтез цифрових елементів і пристроїв на базі логічних елементів (тригерів, формувачів імпульсів, цифрових вузлів комбінаційного і послідовнісного типу, пристроїв пам’яті на інтегральних мікросхемах, аналого-цифрових та цифро-аналогових  перетворювачів).

Розглянуто принципи побудови управління і функціонування мікропроцесорів, структура і типи команд, способи адресації, мова Ассемблер. Більш детальне вивчення мікропроцесорів відбувається в дисципліні «Мікрокомп’ютери в телекомунікаціях».

Дана дисципліна викладається студентам напрямків «Телекомунікації» та «Інформаційні мережі зв’язку».

  1.  Математичні основи цифрової техніки

1.1.Відображення інформації у ЦТ

Інформація (латинською informatio) – роз’яснення, виклад, обізнаність як об’єкт передачі, поширення, перетворення, зберігання чи безпосереднього виконання потребує матеріального носія. Таким носієм у системах телекомунікацій є електричний сигнал – змінні у часі і за рівнем напруга чи струм.

Як функція часу електричний сигнал може бути неперервним (рис. 1а) або дискретним (рис. 1б)

      U

U

                                                            t         t0        t 1      t2      t3      t4  τ      t

  рис. 1а                                                  рис. 1б

Неперервний (аналоговий) сигнал у заданому діапазоні зміни аргументу t набуває довільної множини значень.

Дискретний сигнал визначають лише при певних значеннях аргументу t з інтервалом дискретності τ і він набуває лише певні рівні напруги або струму.

Щоб дискретний сигнал адекватно відображав інформацію, яка може бути подана у найрізноманітніших формах (числами, буквами, сигналами різної природи чи символами), число рівнів і знчення їх величин мають підпорядковуватися певній системі числення.

У повсякденному житті людина користується десятковою (арабською) системою числення, що складається з десяти цифр (0,…,9). Цифрові сигнали, створені на основі десяткової системи числення, повинні мати 10 рівнів (квантів) напруги. Це реалізувати технічно непросто і економічно невигідно.

Найпростішою з відомих систем числення є двійкова або бінарна система, що складається з двох цифр: 0 і 1. Звідси і походження слова-терміна «біт» – від англ. «binary digit» - «двійкова цифра», тобто 0 або 1. Відображення інформації при використанні двійкової системи числення здійснюється з допомогою електричних сигналів, якщо, наприклад, низький рівень напруги або відсутність імпульсу позначити як логічний 0, а високий рівень напруги або наявність імпульсу – як лог. 1.

1

1

1

1

1

0

0

0

0

   U

            “1”

            “0”     t

    рис. 2

Набір, чи комбінацію бітів називають словом.

З допомогою двійкових чисел у цифровій і мікропроцесорній техніці зображуються дані – відомості, тобто все, що необхідно для виконання певної дії.

Одиницею зображення даних, а також обміну даними між цифровими пристроями є 8-ми розрядне (восьмибітове) двійкове число – «байт» (byte). 1 байт = 8 біт і за допомогою такого слова можна передати одне з = 256 різних повідомлень, тобто можна, наприклад, закодувати текст якоюсь мовою, де кожному символу (букві, цифрі, розділовому знаку тощо) має відповідати одна кодова комбінація з 8-ми біт, або 1 байт.

Необхідно знайти:

1КБіт = біт = 1024 біт

1МБіт = біт = 1048576 біт

1байт = біт = 8 біт

1Кбайт = байт = 1024 байт

1Мбайт = байт = 1048576 байт

Проміжною (сполучною) ланкою між двійковою і десятковою СЧ є проміжна система (системи) числення – коди, за допомогою яких можна уникнути довгих ланцюгів з 0 і 1, які властиві двійковій системі.

Двійково-десятковий код (ДДК) (2-10) або (8-4-2-1) має таку особливість: кожній десятковій цифрі даного розряду відповідає чотирибітове двійкове число – тетрада. Наприклад,

10011001010002-10= 132810

1       3             2           8

Цей код має надлишковість, бо при групуванні тетрадами шість комбінацій відпадає, а саме 1010, 1011, 1100, 1101, 1110, 1111.

При групуванні тріадами (трьома бітами) найзручнішою є вісімкова СЧ (1112 = 710) і надлишковості немає, але МП маніпулюють словами, які можуть мати набори з 16-ти або навіть 40-ка біт.

Існують різновиди позиційних кодів: ДДК {8-4-2-1}, код {2-4-2-1} (код Айкена) код з лишком 3 {[8-4-2-1]+3}, код Грея, циклічний код Джонсона та інші.

Ряд кодів призначені для спрощення реалізації цифровими пристроями арифметичних операцій – спеціальні арифметичні коди:

  1.  Обернений код числа Ā2 , який отримують простою заміною всіх нулів на одиниці, а одиниць – на нулі.

А2  = 110101;      Ā2 = 001010.

  1.  Доповняльний код двійкового числа А2

à = Ā2 + 1.

наприклад, А2 = 110101;

 Ã2 = 001010 + 1 = 001011.

Окреме місце в ЦТ займає кодування алфавітно-цифрової інформації. Так при передачі текстів послідовність алфавітно-цифрових символів, кожний з яких (буква, цифра, розділовий знак або математичний знак) підлягає кодуванню. Для цього існують спеціально призначені для цього стандартні коди.

Часто в ЕОМ типу ІВМ застосовують код ASCII (американський стандартний код обміну інформацією). Кожний символ кодується 8-ми бітовими словами, наприклад:  А – 00011000; 1 – 00010000;

  В – 00011001; 2 – 00010001;

  С – 00011010; 3 – 00010010.

Існує українська версія цього коду USCII, сумісна з ІВМ РС.

1.2.Системи числення та кодування

У ЦТ використовується лише позиційна система числення (СЧ), за якою значення кожної цифри, що входить у число, залежить від місця її розташування у записі цього числа.

Кожна СЧ має певний набір символів (цифр), кількість символів в якому відповідає основі даної СЧ. Позиція символу у зображенні числа називається розрядом:

У загальному випадку будь-яке число А у позиційній системі числення з постійною основою Р можна відобразити числовим рядом

Ар= аn-1pn-1 +…+ a1p1 + a0p0 + a-1p-1 +…+ amp-m=

де n – число знаків до коми;

mчисло знаків після коми;

ai – число в і-му розряді;

pi – вага і-го розряду.

У десятковій СЧ р=10  {0,1,2,…,8,9}.

А10 = 234,56710 = 2·102 + 3·101 + 4·100 + 5·10-1 + 6·10-2 + 7·10-3.

Двійкова СЧ має набір цифр {0,1}, тому р=2.

А2 = 101,1012 = 1·22 + 0·21 + 1·20 + 1·2-1 + 0·2-2 + 1·10-3 = 5,62510

Шістнадцяткова СЧ має набір цифр {0,1,2,…,9,A,B,C,D,E,F}, тому р=16.

А16 = 1ABF16 = 1·163 + 10·162 + 11·161 + 15·160 = 4096 + 2560 + 176 + 15 = 684710.

Вісімкова СЧ має набір цифр {0,1,…,7}, тому р=8.

А8 = 2368 = 2·82 + 3·81 + 6·80 = 15810.

Перетворення числової інформації

Перевід чисел з десяткової системи числення в інші.

А) З десяткової у двійкову:

 12510 → 11111012

 125|_2

124  62|_2_

       1    62   31|_2_

         0    30  15|_2_

                      1   14    7|_2_

    1    6     3|_2_

          1  1   1

Б) З десяткової у вісімкову:

 32810 = 5108.

 328|_8_

 328   41|_8_

    0    40    5

 1

B) З десяткової у шістнадцяткову:

172710 = 6BF16.

1727|_16_

1712   107|_16_

   15     96     6

   11

1.3.Двійкова арифметика

У цифрових та МП пристроях над двійковими числами виконуються як логічні, так і арифметичні операції.

Арифметичні операції (+,-,:,х) над двійковими числами реалізуються за допомогою спеціальних алгоритмів, які не використовуються у десятковій системі числення.

Додавання

0 + 0 = 0  10001111

0 + 1 = 1   111111 

1 + 0 = 1  11001110

1 + 1 = 10  

Пристрій, що виконує цю операцію – суматор.

Віднімання

0 – 0 = 0   11100011

1 – 0 = 1   10010110

10 – 1 = 1   01001101

1 – 1 = 0

Операцію віднімання можна замінити операцією додавання. Для цього від’ємне число зображують оберненим кодом +1, тобто доповняльним кодом.

А2 – В2 = А2 +  + 1 = А2 + 2

Якщо результат віднімання містить 1 у знаковому розряді, то ця сума отримана у доповняльному коді, якщо нуль – то в прямому коді.

Приклади. Знайти суму чисел:

  1.  А2 = 1010;  В2 = -100

А2 = 0.1010                                                              0.1010

В2 = 1.0100 →  2 = 1.1011 + 1 = 1.1100  1.1100

            0.0110 - додатнє

     відкинути ↑

А2 + В2 = 110.

  1.  А2 = -1010;  В2 = 100;    1.0110

А2 = 1.1010;  В2 = 0.0100    0.0100

2 = 1.0101 + 1 = 1.0110;     .1010

- 1 =  = 1.1010 – 1 = 1.1001  доповняльний код

А2 + В2 = 1.0110 = -110

  1.  А2 = -1010; В2 = -100;    1.0110

А2 = 1.1010    →  2 = 1.0110;    1.1100_

В2 = 1.0100    → 2 = 1.1100;    11.0010

= 1.0010 →   = 1.0010 – 1 = 1.0001;

А2 +  В2  = 1.1110 = -1110.

Множення.

Знаковий розряд отримують додаванням їх без врахування переносу.

0 + 0 = 0

0 + 1 = 1

1 + 0 = 1

1 + 1 = 0

Абсолютна величина добутку:

0 × 0 = 0

0 × 1 = 0

1 × 0 = 0

1 × 1 = 1

Приклад.  1.101

                   __0.10__

 000

                             __101__

                             1.1010

Ділення

Знаковий розряд – як і при добутку.

Приклад.

 11010111|_10110_

 10110         1001,11

      100111

        10110_

        100010

         _10110_

  11000

  10110_

       010  ← залишок

1.4. Основні поняття та закони булевої алгебри

У зв’язку з двійковим зображенням цифрових сигналів, що набувають двох значень (лише 0 і 1), найзручнішим математичним апаратом для аналізу та синтезу цифрових систем є алгебра логіки (булева алгебра). У булевій алгебрі символи 0 і 1 характеризують стани змінних та їх функції і тому не можна розглядати ці символи як арифметичні числа.

Алгебра логіки – це алгебра станів, а не алгебра чисел, і їй властиві на відміну від звичайної алгебри логічні дії над станами.

  1.  Основне поняття алгебри логіки – висловлення – це речення, в якому міститься суть (сенс) твердження істинності або його заперечення (хибності).

}

Можна позначити висловлення символом, наприклад X або Y і вважати, що

        Х = 1

або  якщо висловлення істинне,

}

Y = 1

           Х = 0

 а    якщо висловлення неістинне (хибне).

           Y = 0

Оскільки будь-яка змінна (або її функція) може мати стан 0 або 1, в алгебрі логіки кожній двійковій змінній ставиться у відповідність обернена до неї (інверсна) змінна.

Так якщо Х = 0, то = 1,

А якщо Х = 1, то = 0.

Подвійне заперечення = Х.

«» означає логічне заперечення і називається «інверсією». Вона означає, що якщо висловлення (Х = 1) істинне, то « НЕ Х» () – хибне (=0) і навпаки, якщо Х=0, то

=1.

  1.  Логічна функціяY = f (x1, x2,…, xn) – це складне висловлення з кількох простих, які пов’язані між собою логічними операціями.

Логічна функція набуває значень 0 або 1 (Y {0,1}).

Однозначна функція Y = f (х) може бути зображена лише двома аргументами (0 і 1) і двома своїми значеннями (0 і 1). Отже число однозначних функцій у цьому випадку може бути 22 = 4.

X

Y

0

0

0

1

1

0

1

1

Y = f (x)

  1.  Вхідний набір – це певна комбінація значень двійкових змінних Хі у логічній функції Y.

Y = f (x1,x2) – двозначна функція, тут число наборів аргументів 22 = 4 (1, х2, х1х2).

У випадку трьох змінних f1, х2, х3) наборів аргументів буде 23 = 8.

Логічна функція, яка має певні значення 0 або 1 на всіх вхідних наборах, називається повністю визначеною функцією. Якщо логічна функція має значення, які на деяких вхідних наборах не визначені, їх називають байдужими (або непевними).

Множину логічних функцій n-змінних можна утворити за допомогою трьох основних логічних операцій:

  1.  логічного заперечення «» - інверсії;
  2.  логічного додавання «» - дизюнкції;
  3.  логічного множення «·» («») – конюнкції.

Для цих операцій справедливі такі аксіоми (тотожності або правила):

{

                                                    1 · х = х;

1. Універсальна множина -       1 х = 1.

{

{

                                             0 · х = 0;

2. Нульова множина -        0 х = х.

{

                                                      х · х … = х;

3. Повторення (тавтологія) -    х х … = х.

{

х · =0;

4. Доповнення -      х = 1.

  5. Подвійна інверсія - = х.

Закони алгебри логіки

  1.  Закон комутативності (перестановки)

           х1 · х2 = х2 · х1;

х1 х2 = х2 х1.

  1.  Закон асоціативності (сполучення)

           х1 ·(х2 · х3) = (х1 ·х2) · х3;

х1 2 х3) = (х1 х2) х3 = х1 х2 х3.

  1.  Закон дистрибутивності (розподілу)

            х1 · (х2 х3) = х1 · х2 х1 · х3;

х1 х2 · х3 = 1 х2) · (х1 х3) .

  1.  Закон склеювання

1 х2) · (х1 2) = х1;

х1  · х2 х1  ·2 = х1.

  1.  Закон поглинання

             х1 ·(х1 х2) = х1;

х1 х1 · х2 = х1.

  1.  Закон дуальності (правило де Моргана)

= ;

= ·

Доведення 5-го закону (поглинання для кон’юнкції):

{

{

х1 ·(х1 х2) = х1 · х1х1 · х2 = х1 (1 х2) = х1.

                           х1                                            1

Доведення закону дистрибутивності для диз’юнкції (3-й закон):

Застосовуючи закон поглинання:

х1 х2 · х3 = х1· (х1 х2 х3) х2 · х3 = х1· х1х1· х2х1· х3х2· х3 =

= х1 ·(х1 х3) х2 ·(х1 х3) = (х1 х2) ·(х1 х3).

Доведення закону склеювання для  кон’юнкції:

{

{

{

1 х2) · (х1 2) = х1 · х1х1 · 2 х1 · х2х2 · 2 = х1 х122) = х1 х11 .

 х1          0                             1

Поговоримо про закони дуальності.

Правило Шеннона – для одержання алгебраїчного виразу інверсної функції

необхідно у згаданій функції всі змінні замінити на інверсні їм, всі знаки кон’юнкції – на знаки диз’юнкції, а всі знаки диз’юнкції – на знаки кон’юнкції.

Приклад: знайти інверсію логічної функції

Y = x1 x1 ·x1x3.

Розвязок:

Правило де Моргана – інверсія кон’юнкції дорівнює диз’юнкції інверсій, а інверсія диз’юнкцій – кон’юнкції інверсій.

Приклад:

Y === .

Наслідки законів дуальності

x1 x2 =

х1  · х2 =

Вони справедливі для будь-якого числа змінних.

1.5. Функції алгебри логіки

ФП

Х0

Х1

Х2

Xn-1

Y0

Y1

Ym-1

.

.

.

.

.

.

Пристрій, що реалізує дії над двійковими числами, можна розглядати, як функціональний перетворювач (ФП) (рис.1.1) з n-входами і m-виходами, на входи якого подаються двійкові числа, а на виходах отримуємо результат перетворення також у вигляді двійкового числа.

 

    рис.1.1

Кількість можливих наборів дорівнює 2n. Кожному набору відповідає 0 або 1 на виході.

Функцією алгебри логіки є функція, яка однозначно визначає відповідність кожного двійкового набору нулю, або одиниці. Так як число наборів аргументів є скінченним, то будь-яка функція алгебри логіки може бути задана скінченною таблицею з 2n рядками.

Номер набору

X2X1 X0

Y

0

1

2

3

4

5

6

7

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

0

0

1

0

1

1

1

 

Можливий і аналітичний спосіб задання функції алгебри логіки – запис у вигляді логічного виразу, який показує, які логічні операції повинні виконуватися над аргументами і в якій послідовності.

Функції  одного і двох аргументів називаються елементарними, якщо логічні вирази цих функцій містять не більше одної логічної операції, яка є елементарною.

  1.  Функція ЛОГІЧНЕ ЗАПЕРЕЧЕННЯ (НЕ) подається таблицею істинності:

X

Y

0

1

1

0

і логічним виразом y = .

На схемах пристрій, що реалізує цю логічну функцію зображається

   1

х            у  і називається схема НЕ або інвертор.

  1.  Функція ДИЗ’ЮНКЦІЯ двох змінних (схема АБО) – логічне сумування двох змінних.

Таблиця істинності

Х1

Х2

Y

0

0

1

1

0

1

0

1

0

1

1

1

у = х1 ˅ х2

Умовне позначення дизюнкора на схемах

   1

  х1
            y

  х2

  1.  Функція КОН’ЮНКЦІЯ двох змінних (схема І) – логічне множення двох змінних.

Таблиця істинності

Х1

Х2

Y

0

0

0

0

1

0

1

0

0

1

1

1

Y = X1 + X2

Умовне позначення кон’юнктора на схемах

&

                                                                   x1

                                                                                        y

            x2

  1.  Функція Пірса – ЛОГІЧНЕ ДОДАВАННЯ двох змінних з ЗАПЕРЕЧЕННЯМ (схема АБО-НЕ)

Таблиця істинності

Х1

Х2

Y

0

0

1

0

1

0

1

0

0

1

1

0

у =

у

   1

і її умовне позначення на схемах  х1 

      x2

  1.  Функція Шеффера – ЛОГІЧНЕ МНОЖЕННЯ двох змінних з ЗАПЕРЕЧЕННЯМ (схема І-НЕ)

Таблиця істинності

Х1

Х2

Y

0

0

1

0

1

1

1

0

1

1

1

0

у =

у

&

і її умовне позначення на схемах  x1
     x2

 

.

.

.

Xn

Y

&

Х1

Х2

.

.

.

Xn

Y

1

Х1

Х2

.

.

.

Xn

Y

&

Х1

Х2

Функції 2-5 можуть бути функціями довільного числа аргументів

Y = X1 ˅ X2 ˅…˅ Xn   Y = X1 · X2 ·…·Xn  Y =  

  1.  Функція СУМУВАННЯ за mod2, або функція нерівнозначності або нееквівалентності (схема ВИЙНЯТКОВО-АБО),

Таблиця істинності

Х1

Х2

Y

0

0

0

0

1

1

1

0

1

1

1

0

Y = X1 X2 = X1 ˅ X2 = (X1 ˅ X2)( ˅ )

 

 =1

у

х1

і її умовне позначення на схемах

х2 

  1.  Функція СУМУВАННЯ за mod2 з ЗАПЕРЕЧЕННЯМ, або функція рівнозначності або еквівалентності (схема ВИЙНЯТКОВО-АБО-НЕ)

Таблиця істинності

Х1

Х2

Y

0

0

1

0

1

0

1

0

0

1

1

1

Y =   = · ˅ X1·X2 = (X1 ˅  )( ˅ X2)

 =1

у

і її умовне позначення    х1

       х2

  1.  Форми зображення логічних функцій
  2.  Словесне зображення – це логічне висловлення, під яким розуміють довільне твердження, щодо якого можна сказати, істинне воно, чи хибне. Наприклад, функція хибна тоді і тільки тоді х1 істинне, а х2 хибне (Y = ˅ X2).
  3.  Табличне зображення – функція задається таблицею істинності, в якій показано, на яких наборах вона набуває значень 1 чи 0.

N

X2

X1

X0

Y

0

0

0

0

1

1

0

0

1

0

2

0

1

0

0

3

0

1

1

1

4

1

0

0

1

5

1

0

1

0

6

1

1

0

0

7

1

1

1

1

  1.  Числовий запис – функція задається у вигляді послідовності десяткових чисел, що є еквівалентами тих вхідних наборів, на яких дана функція набуває значень 1 або 0.

Наприклад:

 Y = (0,3,4,7) – Y=1;

 Y = (1,2,5,6) – Y=0.

  1.  Аналітичний запис – функція задається алгебраїчним виразом, який отримують при застосуванні логічних операцій алгебри логіки до змінних.

Якщо попередні форми зображення логічних функцій лише вказують значення функції на конкретних наборах змінних, то аналітичне зображення, крім того, ще дозволяє виконувати різні аналітичні перетворення, які необхідні як для аналізу, так і для синтезу цифрового пристрою, який має реалізувати дану логічну функцію.

Наприклад,

Y = X1X3 ˅  X3 ˅ X1X2.

Найбільш раціональним є зображення логічних функцій в нормальних (канонічних) формах запису за допомогою інверсії, диз’юнкції, кон’юнкції. До них належать:

  1.  Диз’юнктивна нормальна форма (ДНФ);
  2.  Кон’юнктивна нормальна форма(КНФ).

У ДНФ логічна функція представляється як сума добутків окремих виразів функції змінних з інверсією і без інверсії (диз’юнкція кон’юнкцій). Наприклад,

 Y = X1 ˅  ˅ X1.  (1)

причому всі змінні Хі = 1, а = 0.

У КНФ логічна функція представляється як добуток суми окремих виразів функції змінних з інверсією і без інверсії (кон’юнкція диз’юнкцій). Наприклад,

 Y = (X1˅ )( )(X1˅ ), (2)

причому всі змінні Хі = 0, а = 1.

Крім ДНФ і КНФ використовують так звані повні або удосконалені форми зображення логічних функцій УДНФ і УКНФ.

В них кожен вираз, що входить у задану функцію, має містити всі аргументи.

Для перетворення функції (1) до УДНФ необхідно в перший вираз ввести відсутній аргумент Х3, а у третій вираз – Х2. Для цього користуються аксіомою доповнення (Хі˅ Хі =1).

Тоді отримуємо:

y= x1(x3x2˅(x1˅)x2= x1˅x1x3˅x2˅x1x2= x1x3˅

˅ x1˅x2 ˅x1x2

В УДНФ окремі вирази (члени) називаються мінтермами, і у кожному з них добуток аргументів дорівнює 1.

Для перетворення функції, заданої в КНФ, в УКНФ відсутні змінні вводяться шляхом застосування закону склеювання    (х1˅х2)(х1˅ ) = х1.

Тому з виразу (2) переходимо до УКНФ за допомогою наступних перетворень:

у = (x1˅)(˅x2˅)(˅x3) = (x1˅˅x3)(x1˅)(˅x2˅)(x1˅˅)()= =(x1˅˅x3)(x1˅)(˅x2˅)().

В УКНФ окремі вирази (члени) називаються макстермами, і у кожному з них сума аргументів дорівнює нулю.

Такі форми зображення зручні для проектування цифрових пристроїв.

Для переходу від числового запису, чи табличного зображення логічної функції до її аналітичного зображення роблять так:

  1.  для зображення в УДНФ виписують ті набори змінних, для яких функція дорівнює «1»; для кожного такого набору складають мінтерм, причому змінні хі = 0 замінюють на  і одержані мінтерми з’єднують диз’юнкцією (логічним додаванням);
  2.  для зображення в УКНФ виписують набори змінних, для яких дана функція дорівнює «нулю» , для кожного такого набору складають макстерм, причому змінні хі= 1 замінюють на і одержані макстерми об’єднують кон’юнкцією (логічним множенням).

Для переходу зображення логічної функції з ДНФ в КНФ і навпаки використовують правило Шеннона: інверсна функціяотримується шляхом заміни всіх змінних на інверсні їм, знаків диз’юнкції на знаки кон’юнкції, а знаків кон’юнкції – на знаки диз’юнкції.

Приклад.

у = х1·х2 ˅ x1·· – ДНФ.

  = ()·(˅x2˅x3) – КНФ.

  1.  Координатний спосіб зображення логічної функції найбільш поширений для числа змінних 6. В його основі лежить побудова карт мінтермів або карт Карно. Карта містить m=2n клітинок, причому кожній клітинці відповідає один з m мінтермів. Тут n – число змінних (аргументів).

На наступному рисунку наведена карта Карно для числа змінних 4. В ній кожна клітинка має свою координату. Карта будується так, щоб сусідні клітинки відрізнялися значеннями лише однієї змінної. Сусідніми вважаються лише ті клітинки, які дотикаються своїми сторонами, а також клітинки, що розташовані на краях карти (верхній і нижній рядок, лівий і правий стовбці).

   Х3Х2

Х1Х0

00

01

11

10

00

Х3 Х2

01

Х2 Х0

Х3 Х2 Х0

Х3 Х0

11

Х3 Х2 Х1 Х0

10

Якщо логічна функція задана, наприклад, числовим записом у=(0, 1, 2, 9, 11), то, враховуючи, що число аргументів є 4, карта Карно має мати 24 клітинок. У кожну клітинку з приведеним номером набору записуємо «1», а у всі інші – «0».

 Х3Х2

Х1Х0

00

01

11

10

00

1

0

0

0

01

1

0

0

1

11

0

0

0

1

10

1

0

0

0

Приклад зображення логічної функції картою Карно.

На рис.1.2 і рис.1.3 наведені карти Карно для числа змінних (аргументів) 3 і 5 відповідно.

  Х2Х1

Х0  

00

01

11

10

0

1

рис.1.2.

   Х4Х3Х2

Х1 Х0

010

110

111

011

001

101

100

000

00

01

11

10

рис.1.3.

1.7. Мінімізація логічних функцій

Зведення логічної функції до УДНФ або УКНФ дає однозначне зображення Y. Однак для технічної реалізації такої логічної функції УНФ не завжди найекономніші. Їм властива надлишковість, яка підлягає спрощенню, тобто мінімізації.

Мінімізація – це процес зведення логічної функції до такого виду, який забезпечує більш просту і дешеву її фізичну реалізацію, тобто з меншим числом логічних елементів за рахунок зменшення логічних символів, кількості змінних та зв’язків між елементами.

Методи мінімізації

  1.  Метод безпосередніх перетворень.
  2.  Метод карт Карно.
  3.  Метод безпосередніх перетворень – це аналітичний метод спрощення логічних функцій з допомогою аксіом та законів булевої алгебри. Ефективний для кількості змінних не більшій трьох.

Приклад 1.

Y=X3˅X2˅X2X3˅˅X1=(X3˅X2˅X2X3˅)˅X1X2=

= [(X3˅)˅X2(X2˅)]˅X1X2=(˅X2X1X2˅X2X2(X1˅)=

=X1˅X2.

Приклад 2.

Y=X3˅X2˅X1˅X1X2X3=(X3˅X2X1X2X3)=(X2X3)˅  ˅X1()= X1(X2X3)=X1X2X3вийнятково АБО (базис).

  1.  Метод карт Карно
  2.  Заповнюють карту Карно.

Наприклад:

 Х1Х2

Х3

00

01

11

10

0

0

0

1

1

1

0

0

0

0

Х3

Х2

Х1Х2

Х1

Закон склеювання Х1Х2˅Х11

Y=X1X2˅X1=X1(X2˅)=X1. – аналітично.

Тобто суть мінімізації полягає у тому, що шукають мінтерми у сусідніх клітинках, які «склеюються» за законом склеювання для диз’юнкції. У нашому випадку Х2 при покритті приймає значення для покритих клітинок і 1 і 0 і тому цей аргумент (змінна) вилучається і зчитується як Х1. Об’єднують максимальне число клітинок, що містять «1» по 2, 4, 8 клітинки (2n). При цьому прагнуть, що кожна клітинка з «1» обов’язково входила в яке-небудь покриття.

Мінімізуємо за допомогою карти Карно функцію, що задана у прикладі 1.

Y=X3˅X2˅X2X3˅˅X1X2.

 х1х2

х3

00

01

11

10

0

1

1

1

0

1

1

1

0

0

         Y=˅Х2.

      Що значно простіше.

Отже, мінімізація прямої логічної функції за допомогою карт Карно зводиться до послідовного виконання таких операцій:

  1.  Розміщення конституант 1 в клітинках, які відповідають мінтермам даної функції, що зображена в УДНФ;
  2.  Об’єднання сусідніх «1» контурами по 2, 4 або 8 клітинок;
  3.  Зчитування кон’юнкцій, що входять у даний контур, вилучаючи з них за законом склеювання ті змінні, які утворюють доповнення (Хі˅);
  4.  Об’єднання одержаних кон’юнкцій диз’юнкцією, яка є мінімізованою диз’юнктивною нормальною формою МДНФ заданої функції.

Приклад. Мінімізувати логічну функцію, задану таблицею істинності.

N

X3

X2

X1

X0

Y

0

0

0

0

0

1

1

0

0

0

1

0

2

0

0

1

0

0

3

0

0

1

1

0

4

0

1

0

0

1

5

0

1

0

1

1

6

0

1

1

0

0

7

0

1

1

1

0

8

1

0

0

0

0

9

1

0

0

1

0

10

1

0

1

0

0

11

1

0

1

1

1

12

1

1

0

0

1

13

1

1

0

1

1

14

1

1

1

0

1

15

1

1

1

1

1

Зобразимо цю логічну функцію картою Карно і, дотримуючись правил мінімізації, отримаємо вираз мінімізованої диз’юнктивної форми (МДНФ):

     х3х2

х1х0

00

01

11

10

00

1

  1

1

0

01

0

1

1

0

11

0

0

1

1

10

0

0

1

0

рис.1.4___

Y=X2˅X3X2˅X3X1X0˅

Мінімізовану кон’юнктивну форму цієї функції одержують шляхом покриття «нулів» в карті Карно (рис.1.4)

     х3х2

х1х0

00

01

11

10

00

1

1

1

0

01

0

1

1

0

11

0

0

1

1

10

0

0

1

0

Y=(X3˅)(˅X2˅X0)(X2˅X1˅).

Для синтезу цифрових пристроїв вибирають ту мінімізовану форму, яка містить менше змінних.

Мінімізація частково визначених функцій

Логічна функція називається частково визначеною, якщо для деяких двійкових наборів вона може приймати довільне значення (0 і 1).

 

При мінімізації частково визначених функцій набори, які є невизначені, замінюються «одиницями» або «нулями» так, щоб мінімізовані форми функцій містили якомога менше число змінних.

N

X2

X1

X0

Y1

Y2

0

0

0

0

0

0

1

0

0

1

0

2

0

1

0

0

0

3

0

1

1

1

4

1

0

0

0

1

5

1

0

1

1

6

1

1

0

1

7

1

1

1

1

 x2x1

x0

00

01

11

10

0

0

0

0

0

1

1

1

1

Y1

1

МДНФ: Y1=X0

    х2х1

х0

00

01

11

10

0

0

0

1

1

1

0

1

1

Y2

1


 МДНФ: Y=X2˅X1X0.

2. Структурна реалізація логічних функцій

Після мінімізації логічної функції є побудова її структурної схеми (синтез). Початковими даними для цієї операції є, як правило, МДНФ або МКНФ логічної функції.

Визначальну роль у забезпеченні критерію за мінімумом апаратурних затрат відіграє елементний базис, тобто певний набір функціональних ЛЕ.

&

&

&

&

2І-НЕ                                    3І-НЕ                                 4І-НЕ                                  2І

       1

       1

       1

&

       1

       1

8І-НЕ                                2АБО-НЕ                            3АБО-НЕ                          4АБО-НЕ

&           1

&

               8АБО-НЕ                                      НЕ                                          2-4І-АБО-НЕ

Якщо базис наперед не заданий, то при синтезі жодних перетворень з логічною функцією робити не потрібно, досить лише структурно реалізувати за допомогою ЛЕ всі її логічні операції.

Наприклад,

 

x1   x2     x3   

1

&

&

1

 

 

Однак, якщо базис за умовою наперед заданий, дану логічну функцію необхідно спеціально перетворити. Головна мета цих перетворень – зведення виразу функції до заданого базису. Це означає, що в кінцевому виразі логічної функції мають «проглядатися» всі операції, символи і кількість змінних, тобто всі ознаки, які властиві цьому базису. Наприклад, задано базис 2І-НЕ (елемент Шефера); для реалізації функції змінних відповідними перетвореннями і замінами МДНФ цієї функції має бути зображена у вигляді , а у базисі 2АБО-НЕ (елемент Пірса) МКНФ цієї функції має бути зображена у вигляді .

&           1

&

При базисі 2-2І-АБО-НЕ логічна функція має набувати остаточного вигляду  

Приклад 2. Реалізувати в базисі 2І-НЕ логічну функцію.

Методика:

  1.  Застосувати аксіому про подвійну інверсію
  2.  Застосувати правило де Моргана

x1 x2           x3

&

&

&

&

 

 

 

 

Приклад 3. Реалізувати в базисі 3АБО-НЕ логічну функцію

   1

   1

   1

   1

   1

   1

x1    x2      x3

 

 

 

 

 

Приклад 4.  У  базисі суматора за модулем 2 реалізувати логічну функцію приведену у прикладі 2 (мінімізація логічних функцій)

  =1

           x1       x2       x3

  =1

 

Приклад 5. В базисі 2АБО-НЕ (елемент Пірса) побудувати структурну схему для логічної функції

X1       X2         X3

,

1

1

1

1

1

  

 

 

 

 

3.Схемотехніка цифрових пристроїв

3.1.Цифрові сигнали, форми їх зображення

Цифровий сигнал – це фізичний носій інформації, що являє собою дискретну послідовність електричного сигналу  (найчастіше напруги) низького і високого рівнів, з допомогою яких зображаються двійкові числа 0 і 1.

U0 - лог. 0 і U1 – лог. 1

При позитивній логіці U0 <U1 як правило (U0,…0,3В; U1=2,5…4,5В)

При негативній U0 >U1 (U1 від’ємне значення напруги)

Цифровим сигналом, що задає темп роботи всього цифрового пристрою чи системи (такти) є сигнал синхронізації (синхросигнал). Він характеризується

  1.  періодом повторення  Т;
  2.  коефіцієнтом заповнення γ=ti/T, де ti – тривалість імпульсу

   При γ=0,5 – меандр;

  1.  - щілинність;

Синхросигнал забезпечує синхронізацію роботи цифрового пристрою, тобто точне часове узгодження роботи складових його частин. Виробляє його генератор тактових імпульсів (ГТІ)

Сигнали можуть бути:

1   0           1           1          1           0           0          1           1

1

1

1

1

1

1

0

0

0

1

1

1

1

1

1

1            2            3            4            5            6            7            8            9

- тактові (синхроімпульси)

- потенційний цифровий сигнал

-  імпульсний цифровий сигнал (наявність або відсутність імпульсу)

- імпульсно-потенційний (“1” - наявність кількох імпульсів) - такий спосіб відображення двійкової інформації називається динамічним.

3.2.Основні параметри і характеристики цифрових мікросхем

Основні характеристики

  1.  Статична, або передавальна характеристика логічного елемента (ЛЕ)

– залежність вихідної напруги (потенціалу) від вхідної Ux на одному з входів.

У мікросхемі ЛЕ рівні напруги U0 i U1, яким відповідають логічний 0 і логічна 1, задаються не фіксованими потенціалами, а діапазонами напруг.

∆U

Uy

Uy1

Uy0

I

A

B

III

II

Ux0

Ux1

UА

UВ

Uп

Uзав0

Uзав1

Uy=Ux

Три ділянки

IUy=Uy0;

II–проміжний логічний стан Uл=U1-U0,

в якому мікросхема знаходиться в

активному режимі роботи;

                                                                                                      ІІІ – стан Uy=Uy1.

Зі сторони входу: UA - поріг перемикання для логічного 0;

UB – для логічної 1;


За передавальною характеристикою мікросхеми ЛЕ визначаються такі основні статичні параметри:

  1.  рівні U0 i U1;
  2.  напругу переходу UЛ=U1 U0;
  3.  порогову напругу Uп;
  4.  параметри завадостійкості.

Завадостійкість (або допустима напруга завади) Uзав – це максимально допустима величина потенційної завади, яка при наявності на вході мікросхеми не викликає хибного перемикання (збою), тобто небажаного переходу мікросхеми зі стану 0 в 1 і навпаки.

Uзав=U0зав+U1зав=Uл – ∆U

Оскільки величина зони невизначеності практично в усіх цифрових мікросхемах близька до нуля, тобто ∆U≈0, бо Uл>>∆U, то UAUBUп, де

 Uп – середній поріг перемикання (або порогова напруга)

Тому в довідниках дають Uп.

  1.  Вхідна характеристика ЛЕ (також статична)

Ix= f (Ux)

За допомогою неї визначають вхідні струми:

Ix0 ≥ 0, який витікає із схеми при Ux=U1;

Ix1 ≤ 0, який тече у схему при Ux=U0;

  1.  Вихідні характеристики ЛЕ

Uy0= f (Iн0) ,      де Iн0 – струм, що тече у схему

Uy1= f (Iн1)             Iн1 – струм, що тече зі схеми

  1.  Енергетичні параметри:
  2.  середня потужність споживання Р
  3.  струм споживання Ic

  (ст – статична, середня)

  1.  динамічна потужність Pд – вона пропорційна частоті перемикання
  2.  повна середня потужність Pc=PcстД

За потужністю споживання мікросхеми поділяють:

  1.  1 мкВт – нановатні;
  2.  1-300 мкВт – мікрпотужні;
  3.  0,3-3 мВт – малопотужні;
  4.  3-25 мВт – середньої потужності;
  5.  25-250 мВт – потужні.

  1.  Коефіцієнт об`єднання входів – це максимальне число входів ЛЕ (Коб)

1

8

 1

.

.

.

 1

 1

 1

 1

Зі збільшенням числа входів погіршується швидкодія мікросхеми.

  1.  Динамічна (перехідна) характеристика Uy=f (t), тобто залежність вихідної напруги від часу при переході Ux0Ux1 або Ux1Ux0 .

До найважливіших динамічних параметрів ЛЕ належить середній час затримки tзс, який характеризує швидкодію роботи мікросхеми.

tзс=0,5(tз01+tз10)

Ux

0,5

tз01

tз10

0,5

 

Ux

 

 tзс≈1…10 нс.

Мікро- та малопотужні мікросхеми мають невисоку швидкодію, потужні мікросхеми найбільш швидкодіючі.

Якість схемотехнічних рішень характеризує фактор добротності

 Pc·tзc (пікоджоуль) 1Дж=1Вт·с

Для напівпровідникових мікросхем 10-3…10-6пДж

  1.  

&

&

&

&

Навантажуальна здатність характеризується коефіцієнтом розгалуження Кроз виходу, або коефіцієнтом навантаження, який дорівнює максимальному числу входів аналогічних ЛЕ, які можна під’єднати  одночасно до даної мікросхеми, при збереженні її основнх параметрів.

Для ТТЛ Кроз=5..20

Типове значення Кроз=10

Спеціальні ЛЕ Кроз≥ 30

Зі збільшенням Кроз погіршується

завадостійкість та середній час затримки сигналу

 

  1.  Напруга живлення Е.

Зниження Е зменшує споживану потужність Рс, проте погіршується завадостійкість, навантажувальна здатність та швидкодія мікросхеми.

Підвищення Е призводить до перегрівання мікросхеми.

Приклад реалізації ЛЕ на ТТЛ

Особливістю є наявність у вхідному колі багатоемітерного транзистора (від 2 до 8)

+E

”I”

HE

R1

R2

Y=

VT2

VT1

x1xn

 Схема складається з двох послідовно  

 ввімкнених функціональних елементів кон`юнктора  

(VT1) (I) та інвертора (VT2) (HE).

операція: Y=n·I-HE

Робота: Якщо якийсь Хі=0, то відкривається перехід база-емітер VT1 і малий струм у колі колектора VT1 і бази VT2 буде підтримувати VT2 у закритому стані, тому Uвих дорівнює високому рівню (лог 1).

 Тільки при одночасній дії високих рівнів на вході Хі12=…=Хn=1) буде відкритим перехід база колектор VT1 і  майже весь струм бази VT1 потече у базу VT2. VT2 відкриється і Uвих  дорівнює низькому рівню (логічний 0).

3.3.Розширювачі на ЛЕ

ЛЕ ІМС мають обмежену кількість входів (від 1 до 8). Дуже часто виникають ситуації, коли кількість вхідних сигналів є більшою за кількість входів ЛЕ. У цьому випадку застосовують способи розширення.

Збільшення коефіцієнта Коб, тобто кількості входів можна досягти за допомогою аналогічних елементів, користуючись правилом де Моргана або способом подвійної інверсії.

Приклад. У базисі 2І-НЕ побудувати восьмивходовий елемент І

І-ший спосіб

ІІ-й спосіб (застосовуємо правило де Моргана)

1

&

&

&

&

Х1

Х2

Х3

Х4

Х5

Х6

Х7

Х8

Y

 Такий спосіб побудови багатовходових схем через маловходові називається пірамідальним.

3.4.Збільшення навантажувальної здатності

Каскадне розгалуження

&

1

1

1

1

1

1

10

10

1

10

11

20

3.5.Логічні елементи з відкритим колектором

 Коли потрібно мати Кроз>10, більш ефективним є мікросхеми з відкритим колектором вихідного транзистора

+5В   +E

+E

 

Rн

R2

R1

R0

 

&

HL

x1xn

VT2

 

R3

VT3

VT1

V

 R0 – обмежуючий резистор

 

Використовується також для нетипового навантаження, що має своє живлення.

К155ЛА11, 155ЛН3 дозволяють підводити до вихідного транзистора Е=30В (використовується як підсилювач).

Таким чином мікросхеми з відкритим колектором дозволяють регулювати навантажувальну здатність.

&

&

&

Х1

Х2

Х3

Х4

Х5

Х6

Y3

Y2

Y1

Y

+E

&                  1

&

&

Y

Крім цього, вони допускають паралельне під`єднання аналогічних виходів на одне спільне навантаження (монтажна логіка)

Монтажне І

(2-2-2I-3АБО-НЕ)

RнMIN

Iн0

Iх0

Iу0

Входи

n

Uy0

Cн

Умова максимуму швидкодії

RнMAX

Iн1

Iх-1

Iу1

Виходи

m

Виходи

m

Входи

n

Uy1

Cн

Умова

мінімуму споживаної потужності

Розрахунок опору навантаження

При UA=U1:      При UA=U0:

Iн1=mIy1+nIx1     Iн0=mIy0+nIx0

RнMAX=  =     RнMIN =  =

tзс2,2 RнСнн – паразитна ємність)

Тристанові драйвери – це мікросхеми, які мають крім станів «0» і «1» - проміжний – третій стан Z – високий вихідний опір (обрив). Застосовуються при шинній організації передачі даних (об’єднання кількох мікросхем по виходах).

4.Комбінаційні пристрої

Комбінаційним пристроєм (КП) називається цифровий пристрій, в якого значення  вихідних сигналів залежать лише від значень сигналів на його входах у даний момент часу і не залежить від значень сигналів, які діяли у попередній момент часу.

До них належать:

  1.  Перетворювачі кодів
  2.  Шифратори (дешифратори)
  3.  Мультилексори (демультилексори)
  4.  Суматори
  5.  Цифрові компаратори

Синтез цифрового автомата (в тому числі і комбінаційного) полягає у побудові такого автомата, який реалізує наперед задану довільним чином функції «вхід-вихід».

Етапи синтезу

  1.  Формалізований запис завдання алгоритму функціонування КП;
  2.  Оцінка розмірності задачі (тобто числа змінних);
  3.  Мінімізація логічних функцій;
  4.  Перетворення мінімізованих логічних функцій у раціональну для їх реалізації форму до заданого або вибраного базису;
  5.  Побудова структурної схеми КП;
  6.  Вибір для реалізації принципової схеми конкретної серії мікросхем;
  7.  Розробка принципової схеми КП;
  8.  Перевірка працездатності спроектованого КП на логічні тести.

4.1.Шифратори та дешифратори

Шифратор (Coder: CD)

Призначений для перетворення (кодування або шифрування) інформації, що подана унітарним n-розрядним кодом, у еквівалентний двійковий m-розрядний код.

Унітарний код - це код, при якому лише один розряд має збуджений стан «1», всі інші розряди мають стан «0». Отже шифратор n-m – це перетворювач унітарного коду «1 з n» у двійковий m-розрядний паралельний код, у якого число виходів зв’язане з числом входів.

n=2m, (m=log2n )

Наприклад,шифратор 8-3 (вісім входів,три виходи)

Якщо n=2m - то це повний шифратор (16-4)

Якщо n<2m - то це неповний шифратор (10-4)

Синтез шифраторів (8-3)

Таблиця істинності

Десяткове число

X0

X1

X2

X3

X4

X5

X6

X7

Y2

Y1

Y0

0

1

0

0

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

0

1

2

0

0

1

0

0

0

0

0

0

1

0

3

0

0

0

1

0

0

0

0

0

1

1

4

0

0

0

0

1

0

0

0

1

0

0

5

0

0

0

0

0

1

0

0

1

0

1

6

0

0

0

0

0

0

1

0

1

1

0

7

0

0

0

0

0

0

0

1

1

1

1

Ця таблиця істинності відповідає системі логічних функцій:

Y0=X1 ˅ X3 ˅ X5 ˅ X7 =

Y1=X2 ˅ X3 ˅ X6 ˅ X7=

Y2=X4 ˅ X5 ˅ X6 ˅ X7 =

З цієї системи рівнянь видно,що шифратор 8-3 легко реалізувати у базисі ЛЕ АБО

Неповний шифратор реалізується аналогічно. Але у нього є невикористані вихідні набори. Наприклад,у шифраторі 10-4 число невикористаних входів 16-10=6 і невикористовувані вихідні комбінації  Yі = 1010,1011,1100,1101,1110,1111.

Меншу швидкодію мають шифратори,що побудовані за принципом використання однотипних, наприклад, двовходових ЛЕ 2І–НЕ,структурна схема якого нагадує піраміду.

У пріоритетного шифратора вихідний код завжди відповідає тому активному входу ,який має найбільший номер набору. Так у випадку одночасно активних входів X0 ,X3 ,X6 на виході буде код 110 (6)

Приклад К555ИB1- пріоритетний шифратор 8-3 перетворює сигнал низького рівня на одному з восьми інформаційних входів (07) у  трирозрядний обернений двійковий код (0,1,2)

E1-вхід дозволу роботи (0);

Е0-вихід сигналу дозволу, який при Е0=0 фіксує одиниці на всіх входах;

GS (Grup Signal) - вихід групового сигналу;

GS=0 при наявності на входах хоча б одного нуля.

(GS і E0 дозволяють реалізувати каскадування шифратора)

K555ИB3- шифратор 10-4

K555ИB2-шифратор 8-3 – з тристановими  виходами.

Шифратори n-mвикористовуються для перетворення буквено-цифрових символів, десяткових, вісімкових і шістнадцяткових чисел у двійкову форму.

Пріоритетні шифратори використовуються для побудови ЦАП і АЦП та у мікропроцесорній техніці.

Дешифратор (Decoder:DC)

Призначений для розпізнавання (дешифрації) числа, яке подане позиційним n-розрядним двійковим кодом .

Найчастіше дешифратор n-mвиконує функцію перетворення двійкового коду в унітарний код «1 з m», тобто функцію, обернену дії шифратора.

m=2n, де m- порядковий номер виходу Yi дешифратора у попередній таблиці істинності (Y замінити на X і навпаки)

Описується системою булевих функцій

Наприклад, ДШ 3-8 описується

Структурна схема

По аналогії з шифраторами дешифратори (ДШ) бувають повні і неповні.

K155ИД3, K155ИД7 -повні ДШ

K155ИД1, K176ИД1, K555ИД6, K555ИД10, K561ИД1 -неповні.

K155ИД1 (4-10)

З відкритим колектором (високовольтний U≤60В)

Застосовуються, наприклад, для керування роботою газорозрядних індикаторів.

Для збільшення кількості виходів використовується каскадування .

Застосування ДШ:

- Індикація десяткових цифр на світлових табло.

4.2.Мультиплексори і демультиплексори

    Це КП, що призначені для комутації цифрових каналів під дією двійкового коду керуючих сигналів.

МультиплексорUХ)

Призначений для передачі (комутації) сигналів від одного з кількох інформаційних входів Хi на один вихід. Крім інформаційних має адресні входи aj, двійковий код яких визначає номер інформаційного входу, який передається на вихід.

МUХ має m=2n інформаційних і n адресних входів та один вихід.

MUX

Приклад МUХ 4 → 1  (22→1)

MUX

Таблиця істинності

Схема:

Логічна функція:

Найчастіше n=2,3,4,…

Приклад: МUХ 8-1 К155КП7

MUX

- вхід дозволу   (Е=0)  У=f(a)

(При: :  Y=0;  ;   Y=f(a))

Для комутування великої кількості входів застосовують принцип каскадування.

Приклад. Побудувати МUХ 16-1 на базі мікросхеми 8-1.

MUX

MUX

МUХ може застосовуватися для перетворення паралельного коду в послідовний; а також для послідовного комутування сигналів на 2n інформаційних входах.

Демультиплексор (DМХ)

Призначений для виконання оберненої функції мультиплексора – передачу (комутацію) сигналу з єдиного інформаційного входу на один з 2n виходів залежно від коду на n-керуючих входах.

Приклад

Схема

.

.

.

Прикладами демультиплексорів є мікросхеми К155 ИД3, ИД6, ИД4, ИД7, ИД10. Фактично можуть застосовуватися як перетворювач послідовного коду в паралельний.

Синтез комбінаційних пристроїв на дешифраторах та мультиплексорах

  1.  Синтез КП на базі дешифраторів.

Y1=

Y2=

  1.  Синтез КП на мультиплексорі.

;      I1=0,5 мА;    кОм.

4.3. Комбінаційні суматори

Це функціональні вузли, що реалізують арифметичне підсумовування (додавання) чисел. Додавання багаторозрядних чисел здійснюється порозрядно з врахуванням переносу у сусідній старший розряд. Тому при побудові суматора необхідно враховувати не лише появу переносу в даному розряді, але й можливість одержання аналогічного переносу від сусіднього молодшого розряду.

У комбінаційних суматорах додавання двійкових чисел здійснюється позиційним паралельним кодом одночасно. На виході результат додавання зникає зразу після припинення дії вхідних сигналів.

Суматори бувають послідовні і паралельні. Вони будуються на основі однорозрядного суматора, що складається з напівсуматора.

Напівсуматор виконує елементарне додавання двох однорозрядних двійкових чисел та підсумовування отриманого результату з переносом у старший розряд. З таблиці істинності  (табл. 1) ДНФ має вигляд:

.

табл.1

ab

p

S

0 0

0 1

1 0

1 1

0

0

0

1

0

1

1

0

= 1

&

 HS       S

P

        a S

        b a

 b

 P

                           Рис.1 Схема напівсуматора  та умовне позначення

Повний суматор має сигнал вхідного  та вихідного переносу  

ai

bi

pi

Pi+1

Si

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

0

1

1

0

1

0

0

1

ASM

B

Ci           C0

 

 ai                                                   Si

            bi

                                                               Pi + 1 

 pi

Рис. 2 Умовне позначення повного суматора

З неї ДНФ:

= 1

= 1

&

&

1

ai Si

bi

Pi

 Pi + 1

                  Рис.3 Схема повного суматора однорозрядних чисел.

 Для додавання двох n-розрядних чисел А і В необхідно використати n однорозрядних повних суматорів. При цьому підсумовування може бути послідовне і паралельне.

 Послідовний суматор додає двійкові числа порозрядно, починаючи з молодшого розряду (рис.4). Він забезпечує послідовне додавання чисел розряд за розрядом.

A          SM          S

B

                          C0

Ci

   D

ai Si

bi

Pi + 1

             

Рис4. Послідовний суматор

Перенос з молодшого розряду враховується при сумуванні наступного старшого розряду числа за рахунок використання схеми затримки D на один такт.

Перевага - простота реалізації. Недолік - низька швидкодія, через необхідність реалізації підсумовування за кількість тактів, що дорівнює числу розрядів чисел.

Паралельний суматор (рис.4) підсумовує два n-розрядних числа одночасно по всіх розрядах.

SM

        1

Pi       SM

Pi       SM


a
0          S0 

A0                           S0

A1           SM        S1  

A2                           S2

A3                           S3

B0

B1

B2

B3

Pi                            P0

b0 P1

a1 S1

b1

an-1          Sn-1

bn-1                                                                         Pn Рис.5. Умовне позначення суматора двох 4- розрядних чисел К155ИМЗ

рис.4 Паралельний суматор.   

4.4. Цифрові компаратори

Це арифметичні пристрої, що призначені для порівняння двох чисел, що подані у двійковому (двійково-десятковому) коді.

Найпростіший компаратор виявляє лише факт рівності або нерівності двох поданих на його входи n- розрядних чисел (операндів) А і В, і формує на виході однобітовий сигнал  рівності (1) або нерівності (0) цих чисел.

Рівність, зокрема, двох операндів a і b визначається логічною операцією однозначності, або еквівалентності

 ,    (1)

тобто логічною операцією ВИЙНЯТКОВО АБО-НЕ, яка реалізується суматором-інвертором за mod2.

Покажемо це:        

Операція рівнозначності (1) записується як

.    

a

b

y

0

0

1

1

0

1

0

1

1

0

0

1

     = 1

Звідси   

a

 Y  -    однорозрядний суматор рівності.

b

Реалізація його доволі просто здійснюється у довільному базисі.

Порозрядну рівність  n- розрядних операндів найпростіше реалізувати за допомогою суматорів-інверторів за mod2 і кон’юнкторів. Такий компаратор  рівностей порівнює окремі розряди n-розрядних чисел за формулою:

Реалізація цієї функції:

= 1

    = 1

     = 1

&

a0 Y0

b0

a1 Y1 Y

b1

an-1                                      Yn-1

bn-1

Аналогічний результат отримаємо і при синтезі компаратора у базисі суматорів за mod2 і дизюнкторів. Якщо застосувати закон дуальності, то вихідна функція такого компаратора описується виразом:

Компаратори порівняння n-розрядних чисел можна будувати за двома принципами:

  1.  Логічним
  2.  Арифметичним.

Логічний принцип базується на синтезі за таблицею істинності.

Порівняння n-розрядних операндів А і В є більш складною процедурою - воно визначається системою нерівностей, що складається з двох функцій:

;        

Таблиця істинності компаратора двох однорозрядних чисел має вигляд:

a   b

YaYb

0  0

0  1

1  0

1  1

0  0

1  0

0  1

0  0

Звідси: заборона по a

заборона по b.

&

&

Схема приведена на рис 5.

a Ya

b

 Yb

Рис.5.

При синтезі n-розрядного компаратора порівняння операторів А і В користуються таблицею істинності з подальшою мінімізацією функцій порівняння А і В.

Арифметичний принцип порівняння двійкових n-розрядних чисел А і В можна здійснювати за допомогою суматора шляхом реалізації операції віднімання А-В і схеми аналізу отриманого результату.

Можливі 3 ситуації, які повинен зафіксувати компаратор

А>В;                         А=В             і        А<В

Відомо що операцію віднімання двох чисел можна замінити додаванням якщо код від’ємника перетворити наприклад у доповняльний код, який утворюється з оберненого шляхом додавання одиниці до молодшого розряду.

Аналогічно можна виконати функції порівняння за допомогою суматора.

Для цього:

1.код числа А подається на суматор у прямій формі;

2.код числа В подається на суматор у інверсній формі;

3.на вхід С1 переносу  подається одиниця.

Тоді сигнали виходу суми Si і переносу Pi+1 визначатимуть результат порівняння. Зокрема якщо:

  означає, що А>В

означає, що А=В

означає, що А<B.

Цей алгоритм справедливий для додатних чисел А і В без врахування їх знаків.

Проілюструємо порівняння двох n-розрядних чисел А і В на прикладах що охоплюють три випадки.

1 випадок: А > В, нехай  А=14;  В=11

;

;                         

Ознакою А > В є  ; .

2 випадок А=В;      А=В=11;

Ознакою   A=B    є      S=0;  

3 випадок А<В;   А=11;  В=14;

;

;

Ознакою   A=B  є  .

Схема чотирирозрядного компаратора, що реалізує арифметичний принцип порівняння.

A0                            S0       

A1         SM           S1

A2                            S2

A3                            S3    

B1

B2

B3

B4

Ci                              C0           

1

1

1

1

1

1

&

1

       A=B

A

A>B(1)

B

Pi = 1     A<B(1)

Pi + 1

Промисловістю випускаються цифрові багаторозрядні компаратори як окремі вироби.

4-розрядрні  ТТЛШ-555СП1; 531СП1.

A0                                   

A1           CMP         

A2                          A>B

A3

B0

B1                          A=B

B2                          A<B

B3

I >

I =

I <

   Компаратори  КМОН – 564ИП2;  561UИП2.

Вони мають додаткові інвертори для операнда В і додаткові три входи аналізу I>(A>B); I=(A=B) і I<(A<B). Останні призначені для утворення схеми нарощування розрядності операндів, тобто для каскадування послідовним або пірамідальним способом під’єднання однотипних  мікросхем.

5. Імпульсні схеми на цифрових елементах

На базі ЛЕ можна будувати практично всі відома пристрої імпульсної та цифрової техніки.

Розглянемо такі цифрові пристрої, які за такими властивостями, як простота реалізації, економічність, надійність, тощо, найефективніше будувати власне на ЛЕ.

Характерною особливістю принципу побудови ряду пристроїв є використання перехідних процесів, які зумовлені комутацією елемента С або L. Схеми перемикання на ЛЕ служать для під’єднання реактивного елемента (RC або CR-кола) або до джерела живлення для накопичення енергії, тобто для заряду конденсатора, або для передачі накопиченої енергії у коло навантаження. Стала часу RC або CR-кола буде визначати часові та амплітудні параметри імпульсних сигналів. Такі кола називають часозадавальними І-ого порядку.

Виходячи із загальних принципів утворення релаксаційних процесів, можна визначити тривалість імпульсу, що сформований у часозадаючих колах регенеративними процесами.

а – наростаючий релаксаційний процес

;

б – згасаючий релаксаційний процес

- стала часу релаксаційного процесу


Формувачі коротких імпульсів на основі часу затримки ЛЕ

а) будуються лише за допомогою ЛЕ.

n – парне  

б)

nнепарне  

ел.2 – 2І

ел.2 – 2І – НЕ

ЛЕ2 – 2АБО

ЛЕ2 – 2АБО – НЕ

в) за допомогою ЛЕ і RC ланки

R

C

&

Y

1

X

U

c

X

RC ланки

Un=2,0 В (для ТТЛ)                                    R=200 Ом

            С=1 нФ

CRланка

R=100-500 Ом  (для ТТЛ)

VD  обмежує небажані викиди(пік) напруги в результаті диференціювання CR кола вхідного імпульсу.

Недолік:

RC i CR + ЛЕ – низька точність тривалості ti

Генератори

У ЦТ та МП-техніці генератори імпульсних (цифрових) сигналів (ГІС) використовуються як:

    - генератори тактової частоти;

    - стробуючі або строб-генератори;

    - синхронізуючі генератори;

    - генератори серії з n – прямокутних імпульсів;

    - генератори поодиноких імпульсів – очікувальний або одновібратор.

Основні режими роботи релаксаційних генераторів:

  1.  автоколивний – при якому ГІС має два квазістійких стани і жодного стійкого, а                      параметри генерованих імпульсів визначаються виключно параметрами схеми генератора;
  2.  очікувальний – при якому ГІС має тільки один стан стійкої рівноваги, внаслідок чого виробляє один імпульс під дією зовнішнього запускаю чого імпульсу; тривалість імпульсу визначається тривалістю протікання релаксаційного процесу, а частота проходження – частотою повторення запускаючих імпульсів;
  3.  синхронізації – при якому частота повторення генерованих імпульсів дорівнює або кратна частоті зовнішніх синхронізуючих імпульсів (синхроімпульсів), а при відсутності останніх працює в автоколивальному режимі.

Розглянемо найбільш поширені релаксаційні ГІС на ЛЕ

Одновібратор– або очікувальний генератор.

Переходить із стійкого стану рівноваги у квазістійкий (тобто у другий тимчасовий стійкий стан) тільки після подачі на його вхід запускаю чого імпульсу.

Для ТТЛ    R=100…500 Oм

ti =0.75 RC

У початковому стані Х=1, UR=0, при цьому С не заряджений. Коли Х переходить в нуль, виникає додатний перепад напруги на виході 2І-НЕ, який по мірі заряду С приводить до зменшення UR за експоненціальним законом. Коли UR= Un інвертора – на вході У=1. Це викличе на виході 2І-НЕ «0», який швидко розрядить конденсатор С через відкритий діод VD і вихідний транзистор ЛЕ 2І-НЕ. Отже, одно вібратор повернеться у свій початковий стан.

Мультивібратор

Це автоколивальний генератор прямокутних імпульсів заданої тривалості і частоти, амплітуди та полярності.

Регенеративний процес у схемі виникає внаслідок неперервного перезаряду конденсатора С через резистор R.

Якщо, наприклад, Y=1, то і С буде заряджений або через резистор R буде заряджатись до U1. Як тільки напруга на вході верхнього інвертора стане рівною Un(1,3-1,5В), Y=0 a. Тепер до верхньої обкладки конденсатора С через резистор R буде прикладений низький, а до нижньої – високий рівень напруги. Отже, С почне перезаряджатись і при досягненні величини Un верхній інвертор знову змінить свій стан. Таким чином релаксаційний процес протягом одного періоду змінює свій напрям два рази.

Оптимальний режим роботи при R=200…470 Ом(ТТЛ)

При цьому Т3 RC (R=220 Ом ; C=1600нФ; fr=1МГц)

Для поліпшення форми імпульсу на вихід під’єднують ЛЕ НЕ. Якщо необхідно регулювати тривалість імпульсу і паузи замість R включають регульований двополюсник:

Інша схема ГІС

Побудований за кільцевою схемою (нерелаксаційний). Коливання виникають з частотою, яка визначається сумарною затримкою поширення сигналу в інверторі.

(Гц)    n – непарне    Uk – керування

Кварцовий генератор

Стабільність частоти досягається за рахунок високої добротності та температурної стабільності кварцового генератора на власній резонансній частоті.

Інвертори разом з резисторами задають м’який режим самозбудження, а разом з кварцовим генератором і С служать для утворення релаксаційних процесів. f задається власною частотою BQ.

Застосовується в годинниках, мікропроцесорах.

Генератор лінійно – змінної напруги

    Належить до релаксаційних, бо має часозадаюче RC – коло, охоплене розрядним ключем – інвертором. Функцією останнього у нашій схемі виконує ЛЕ з відкритим колектором.

Х=0   конденсатор заряджається струмом джерела через резистор R2

Х=1   конденсатор розряджається через відкритий вихідний транзистор ЛЕ і R1/

R1 обмежує струм розряду.

Т=Тзап.імп.

VD захищає вихідний транзистор ЛЕ від пробою, який може виникнути при відсутності вхідних імпульсів.

6. Послідовнісні цифрові пристрої (ПП)

 Цифровий пристрій називається послідовнісним, якщо його вихідні сигнали Y залежать не тільки від біжучих значень вхідних сигналів Х, але й від послідовності значень вхідних сигналів, які поступили на входи в попередні моменти часу.

  ПП реалізують функціональний зв’язок вже не між окремими значеннями вхідних і вихідних сигналів, а між їх послідовностями (що і пояснює їх назву). Таким чином, роботу ПП на відміну від КП слід розглядати у часі. Щоб значення вихідних сигналів Yі залежали від попередніх значень вхідних Хі, схема ПП повинна мати пам’ять, в якій зберігається інформація про ці попередні вхідні дії. Цю інформацію виробляють запам’ятовувачі і зображається вона сукупністю сигналів qі, які називають внутрішніми сигналами, або станом ПП.

Завдання аналізу ПП так само, як і для КП, полягає у визначенні його функціонування за заданою схемою. Під синтезом розуміють побудову цифрового автомата з найпростіших (елементарних) автоматів для забезпечення його функціонування за заданим законом.

 В зв’язку з тим, що у ПП крім комбінаційної частини є ще запам’ятовувачі, вони вносять додатковий параметр – час – як дискретну величину.

Тригер – двостановий запам’ятовувач

У цифровій техніці функцію найпростішого запам’ятовувача одного біта двійкової інформації (лог. «0» або «1») виконує тригер.

 trigger – (англ.) – курок, спускова схема.

Крім зберігання інформації тригер може виконувати функції перетворювача інформації чи сигналів.

Тригер – це цифровий пристрій, який може знаходитися в одному з двох стійких станів і переходити з одного стану в інший під дією вхідних сигналів.

 Стан тригера Q визначається по вихідному сигналу yt+1= Qt+1

 Для зручності використання в схемах тригери мають 2 виходи:

                              Прямий                    Q      →    1      0

     Інверсний             →    0      1

Процес переходу тригера з одного стану в інший відбувається стрибкоподібно і називається перемиканням тригера.

6.1. Загальна структура та класифікація тригерів

 Узагальнюючу структуру тригера можна зобразити з двох частин:

 - комбінаційної схеми (КС);

 - елементарного двостанового запам’ятовувача (тобто власне тригера) рис. 6.1.

 КС, на яку надходять зовні або подаються по колах додатнього зворотного зв’язку різні сигнали, виконує функцію керування роботою та формування властивостей всієї схеми тригера.

КС

Двостановийзапамятовувач (тригер)

встановлення                                     Q

інф

виконання

підготовка

        скидання      

    

     рис6.1.

Входи тригера:   - інформаційні;

                             - керуючі.

 На інформаційні входи подають двійкову інформацію (Хі), яку він має зафіксувати у вигляді нуля або одиниці.

 На керуючі входи подають сигнали, які виконують допоміжну (командну або підготовчу) функцію – з їх допомогою у потрібний момент виконують запис чи перезапис та зчитування записаної інформації.

 Зокрема, на виконавчі входи подаються тактові або синхронізуючі сигнали, які встановлюють у КС момент запису чи зчитування, тобто перемикання тригера. Таким чином, встановлення або скидання тригера здійснюється при певній взаємодії вхідних сигналів, які саме роблять його активним (1) або пасивним (0).

Інформаційні входи тригерів:

  1.  R, K – входи окремого встановлення (скидання) тригера в «0» (RReset – скидати, очищувати, KKoll – раптово вимикати (з «1» в «0»));
  2.  S, J – входи окремого встановлення тригера в «1» (S - Set  - встановлювати; JJark – раптово вмикати (з «0» в «1»));
  3.  D – вхід встановлення (скидання) тригера в «1» або «0» (DDelay – затримка);
  4.  Т – вхід перемикання, встановлення (1) і скидання (0) тригера, або лічильний вхід        (T -Toggle – перекидати, перевертати).

Керуючі входи:

V, E – входи дозволу запису, або зчитування інформації (VValve – клапан; EEnable– дозвіл)

С – виконавчий вхід для тактових чи синхронізуючих сигналів (імпульсів) (CClock–годинник)

З точки зору схемотехніки тригер – це електронна схема, що має два стійких стани (високий або низький рівень), які встановлюються при подачі відповідної комбінації сигналів інформації на керуючі входи схеми, і які після закінчення дії цих сигналів зберігаються протягом заданого часу.

Класифікація тригерів

  1.  За логікою функціонування:
  2.  одновходові (D, T,…)
  3.  двовходові (RS, JK)
  4.  універсальні (комбіновані JK(RS)).
  5.  За способом запису інформації:
  6.  асинхронні (нетактові)
  7.  синхронні (тактові), які бувають однотактовими, багатотактовими, керованими фронтом (зрізом), керованими рівнями (одноступеневі і двоступеневі)).

 У асинхронних тригерів запис інформації здійснюється безпосередньо з надходженням інформаційного сигналу (сигналів), що подані на інформаційний вхід (входи) тригера.

 У синхронних – запис інформації здійснюється тактовим (синхронізуючим) сигналом, тобто вони реагують на інформаційні сигнали тільки при наявності тактових (синхронізуючих) сигналів.

 Розрізняють два типи цифрових сигналів, часові параметри яких здатні змінити стан тригера: потенційні та імпульсні.

х

    - потенціальні

dх ______|_______|___________

d __|_______|_______|________  } імпульсні

x __|____|___|___|___|________

   Тому розрізняють входи:

  1.  статичні (керовані потенціальними сигналами)
  2.  динамічні (керовані імпульсними сигналами, тобто перепадами потенціалів – фронтом чи зрізом).

   Динамічні тригери в основному будуються на МДН – транзисторах. Їх особливість: вони являють собою замкнене коло, в якому циркулюють імпульси, якщо тригер знаходиться в стані «1».

  У статичних та статично-динамічних тригерах параметри в одному з двох стійких станів (1 або 0) незмінні.

 Т – звичайний одноступеневий

 ТТ – двоступеневий тригер

TT

S

R

  &j

   c

   

  &K

Q

j

c

k{

S

R

Т

Q

       c – динамічний синхронізуючий

 вхід типу dx = 1

   і  – статичні входи

6.2. Різновиди тригерів

 Можливість зміни структури КС і властивостей тригера та способів під’єднання зворотних зв’язків зумовлює їх різноманітність.

 Залежно від сигналу на вході можливі чотири зміни сигналу на виході тригера:                  

           -    Qt+1 = Qt – збереження попереднього стану;

           -    Qt+1 = t – зміна стану на протилежний;

  1.  Qt+1 = 1 – встановлення «1»;
  2.  Qt+1 = 0 – скидання в «0».

Найпростіша структура тригера (базова) є асинхронний RS-  або - тригер, на основі якого можна будувати практично всі відомі типи тригерів.

RS - тригер

 

    1

    1

Q

R

S

Qt    1 0

t  0 1

R

S

Т

R

S

Q

                                                                       таблиця переходів 

R

S

0

0

0

1

1

0

1

1

Qt+1

t+1

Qt

t

1

0

0

1

-

-

0 0 1     

   

       

0 1 0  

Комбінація 11 – заборонена, тому її слід уникати.

S

R

Т

– тригер    таблиця переходів

0

0

0

1

1

0

1

1

Qt+1

t+1

-

-

0

1

1

0

Qt

t

&

&

 Q    S                     Q

     R                     

 

комбінація  00 – заборонена

З таблиць переходів можна отримати функцію переходів для RS- і-тригерів. Вона має однаковий вигляд:

Qt+1 =QtS = QtS=                                          (1)

RS

 Qt

00

01

11

10

0

0

1

~

0

1

1

1

~

0

З виразу (1) видно, що RS-тригер встановлюється в

«1» при S = 1 або залишається в «1» при R = 0 і Qt=1.

       Швидкодія асинхронного RS-тригера визначається затримкою установок його стану tтр, яка дорівнює сумі затримок передачі сигналу через ланку логічних елементів:

tтр= 2 tе

     QtS

На відміну від асинхронних у синхронних тригерів (або тактованих) стан змінюється при наявності поряд з інформаційними сигналами синхронізуючих (або тактових) сигналів.

Асинхронний тригер перетворюється на синхронний, якщо доповнити його виконавчим входом С для синхросигналів. Останній легко утворити, об’єднавши через схему збігу 2І-НЕ його з входами:

S

R

    T

&

&

S

R

C

Q

       

   

 

Лише при С = 1 тригер реагує на комбінацію інформаційних сигналів, а при С = 0 – не міняє стану.

 

Закон функціонування синхронного RS – тригера на елементах І-НЕ може бути заданий таблицею

С

S

R

Qt

Qt+1

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

0

1

1

-

-

        CS

RQt

00

01

11

10

00

0

0

1

0

01

1

1

1

1

11

1

1

0

10

0

0

0

Мінімальна бульова функція для опису роботи синхронного RS – тригера.

Qt+1 = Qt ˅ Qt ˅ CS = Qt ( ˅  ) ˅ CS =  =

Легко побачити, щосинхронний RS – тригер встановлюється в «1» коли на входи С і S поступають «1», або зберігає одиничний стан Qt при відсутності одиниць на вході C або R.

tтр = 3tе

Загальний час встановлення стану тригера tтр дорівнює сумі затримок передачі сигналу через ланку з трьох логічних елементів з затримкою tе в кожному

При цьому тривалість сигналу tc на вході С повинна перевищувати час перемикання тригера tп

tctтр = 3te

Тривалість паузи tп між двома сигналами на вході С повинна бути достатньою для перемикання вхідних елементів

tп te, тобто Fmax =

Недоліком RS – тригера є наявність заборонених рівнів вхідних сигналів при R = =S = 1 (для - тригера відповідно при =  = 0), що призводить до неоднозначної його роботи. Такої ситуації можна уникнути, якщо виходи Q і RS – тригера з’єднати із входами відповідно R і S так як показано:

&

&

&

&

Q

J

C

K

 

       J-K - тригер

      

У нього при J = K = 1, Qt+1 = t. При інших комбінаціях працює як RS – тригер.

При С = 1 таблиця переходів J-K – тригера має вигляд:

J

K

Qt+1

0

0

Qt

0

1

0

1

0

1

1

1

t

 

J

C

K

     T

Q

Одноступеневий J-K – тригер.

   C  


  

Вхід С – зовнішнє часове керування (стробування) дозволяє усунути негативну властивість голок, які можуть ініціювати короткочасні завади типу «голки». Причиною цього є різниця затримок поширення сигналів внаслідок різного числа ЛЕ паралельних каналів, що призводить до збою спрацювання логічної схеми. Часове стробування забезпечується синхронізуючими (тактовими) імпульсами, які подаються на керуючий вхід С тригера. Такий тригер з асинхронного перетворюється у синхронний.

При С = 1 – асинхронний тригер.

Таблиця переходів синхронного JK-тригера

J

K

C

Qt

Qt+1

 0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

0

0

1

1

1

0

1

1

0

JK

 CQt

00

01

11

10

00

0

0

0

0

01

1

1

1

1

11

1

0

0

1

10

0

0

1

1


  Q t+1 = QtQt CJ= Qt() CJ= =

На базі одноступеневих синхронних J-K – тригерів будують різні типи тригерів, наприклад D- і T – тригери.

D – тригер

D

C

C

    T

Q

Його призначення – затримка на один такт (період) синхронізуючих імпульсів інформації, що надійшла на вхід D. D - тригер будується на базі синхронного J-K - тригера, якщо прийняти JD; K.

J

C

K

K

    T

1

Q

D

  

Особливістю D – тригера є зміна стану лише у момент переходу тактового сигналу на вході С з «нуля» в «одиницю». За рахунок цього забезпечується висока завадостійкість за інформаційним виходом.

Таблиця переходів:

С

D

Qt

Qt+1

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

1

1

1

    CD

Qt

00

01

11

10

0

0

0

1

0

1

1

1

1

0

Функція переходів D - тригера: Qt+1 = CD ˅ Qt =

T–тригер (лічильний)

Особливістю його є те, що стан його змінюється на протилежний при надходженні сигналу Т=1 і зберігається при Т=0.

Т

Qt+1

0

1

Qt

 T

 C

Т

Q

 

 

Будується на базі J-K - тригера при J=K

J

 C

 K

    T

Q

Т

 

   

Таблиця переходів синхронного Т-тригера має вигляд:

С

Т

Qt

Qt+1

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

0

CT

Qt

00

01

11

10

0

0

0

1

0

1

1

1

0

1

           Qt+1

Функція переходів Т-тригера:

Qt+1 = Qt ˅ Qt ˅ CT = Qt( ˅ ) ˅ CT =  = QtCT.

На відміну від одноступеневих синхронних тригерів, що керовані рівнем (тобто тригерів із статичним керуванням), тригери з динамічним входом (керуванням) змінюють свій стан тільки у момент перепаду рівня з «нуля» в «одиницю» або з «1» в «0». Отже керуючими сигналами тригерів з динамічним керуванням є імпульсні сигнали dx, d або ∇x. Це тригери з внутрішньою затримкою або двоступеневі синхронні.

Основна перевага їх – це внутрішня завадостійкість. Вони будуються на основі двох послідовно з’єднаних одноступеневих тригерів, що працюють за принципом «ведучий - ведений», та комбінаційної схеми керування синхронізацією. Такі тригери називають ще M-S - тригерами.

 J

 C

 K

    TT

J

C

K

Q

При С=1 здійснюється запис інформації у перший тригер а при С=0 – перезапис з першого у другий та одночасне блокування першого і всіх інших інф. динамічних входів тригера. Виходами схеми є виходи другого тригера.

 

C

 t

J 

 t

K

 t

Q 

 t

При J=K=1 –працює в лічильному режимі (Т-тригер) (:2)

J=0; K=1 – встановлюється в «0»

J=1; K=0 – встановлюється в «1»

J=1; K=1 – змінює стан .

6.3. Синтез послідовнісних пристроїв

 Для синтезу ПП необхідно мати інформацію про функціонування тригера при всіх можливих ситуаціях на його входах. Крім таблиці станів та функції переходів необхідно знати, що саме зумовило даний стан тригера, тобто які сигнали на входах можуть викликати зміну стану тригера від Qt до Qt+1. Таку інформацію відображає так звана таблиця (матриця) переходів чи збудження тригера. Кожний тип тригера характеризується своєю таблицею переходів:

Код переходу

Qt → Qt+1

D-тригер

T-тригер

RS-тригер

JK-тригер

D

Т

R

S

J

K

0

0

0

0

0

0

0

1

1

1

0

1

1

1

0

0

1

1

0

1

1

1

1

0

0

0

Умовніпозначення

 J

 C

 K

    T

 D

 C

    T

 S

 C

 R

T

 T

 C

T

6.4. Регістри

Регістром (Р) називається функціональний послідовнісний пристрій, що призначений для приймання, запам’ятовування, перетворення і передачі двійкової інформації (слів).

У загальному випадку Р – це блок тригерів і ЛЕ одного типу, що певним чином з’єднані між собою.

Є чотири типи Р:

  1.  З послідовним записом і зчитуванням (SISO);
  2.  З послідовним записом і паралельним виходом (SIPO);
  3.  З паралельним записом і послідовним виходом (PISO);
  4.  З паралельним записом і зчитуванням (PIPO).

SISOрегістр зсуву;

SIPO – запис послідовно біт за бітом; видача одночасно з усіх розрядів за один такт;

PISO – введення інформації за один такт а видача послідовно;

PIPO – найбільш швидкодіючий – регістр пам’яті.

Розрядність визначається числом тригерів (1біт на тригер).

За способом тактування існують одно- , дво- , або багатотактові Р.

Крім зберігання інформації, її зсуву та зчитування, які необхідні для виконання різних арифметичних та логічних  операцій над двійковими числами (словами), за допомогою Р можна також перетворювати інформацію з одного виду в інший, наприклад,з послідовного коду у паралельний, або навпаки.

Регістр пам’яті (PIPO)

Основне призначення – зберігання двійкової інформації невеликого об’єму

(2 байт max) (рис 1 і 2).

Інформація в регістр записується паралельно імпульсом запису, а в потрібний момент часу через схеми  2І видається імпульсом зчитування на вихід.

Регістри зсуву (SISO)

В регістрі зсуву вправо перший розряд числа X1подається на вхід крайнього зліва розряду регістра і вводиться в нього при подачі першого імпульса синхронізації С. Наступний імпульс С переміщує перший розряд у другий тригер, а другий розряд вводить у перший тригер і т.д.

Після подачі n розрядів весь Р заповниться.

Для паралельного виводу (SIРO) використовуються виходи  i .

Регістр зсуву вліво

В обчислювальній техніці регістри зсуву двійкових чисел застосовують для виконання операцій множення на 2  (зсув вліво на один розряд, або ділення на 2 (зсув вправо на один розряд).

Р можна застосовувати для затримки інформації на n - байтів, для передачі з регістра на регістр.

Двонапрямні (реверсивні) регістри зсуву здатні зсувати інформацію і вліво, і вправо. Напрям зсуву визначається рівнем керуючого сигналу (1 або 0).

6.5. Лічильники імпульсів

Лічильник – це функціональний пристрій, що призначений для підрахунку числа імпульсів, які надійшли на його вхід і фіксації цього числа на його розрядах у вигляді коду.

Основний параметр лічильника – модуль лічби Мл, що визначає число внутрішніх станів (в т.ч. і нульовий), тобто це максимальне число імпульсів, яке може підрахувати лічильник. Лічильник, який має n - розрядів може знаходитись в станах: 0, 1, 2 ,…,2n-1. При подачі на вхід 2n -ої одиниці лічильник переходить з стану 2n-1 в стан «0», при цьому Мл,  де  m – число розрядів лічильника.

На рис.7 і рис.8 показано приклад лічильника на J-К тригерах  і часові діаграми його роботи.

Схема лічильника     Часові діаграми роботи лічильника                                                                                                         

J-К тригери працюють в режимі Т –тригера. Перший тригер міняє свій стан за кожним вхідним імпульсом, другий і третій тригер міняють стан за кожним вихідним імпульсом попереднього тригера. Таким чином, на розрядах лічильника формується у двійковому коді число імпульсів, які надійшли у даний момент часу на його вхід.

Для заданого модуля лічби Мл кількість тригерів m, що необхідна для побудови лічильника, визначається з умови найближчого більшого числа:

 На виході  останнього розряду лічильника частота імпульсів у Мл разів менша за частоту вхідних імпульсів. Тому лічильники використовуються і як подільники частоти з коефіцієнтом ділення Мл .

Класифікація лічильників

За функціональним призначенням лічильники бувають:

  1.  підсумовувальні;
  2.  віднімальні;
  3.  реверсивні.

За способом організації схеми переносу:

  1.  з послідовним;
  2.  з паралельним;
  3.  з паралельно - послідовним переносом.

В залежності від наявності синхронізації:

  1.  синхронні;
  2.  асинхронні.

Лічильники з послідовним переносом

Це асинхронні лічильники, що мають один вхід і nвиходів, Q відповідно до числа з’єднаних тригерів. Найпростіші лічильники з Мл=2m реалізуються на базі кількох тригерів, кожний з яких працює як лічильник за модулем 2. Лічильник показаний на рис.9, є послідовним і одночасно підсумовувальним, тому що вміст його розрядів з кожним наступним вхідним імпульсом збільшується на одиницю.

Умовне позначення лічильника на схемах показано на рис. 9

Розглянутий підсумовувальний лічильник легко перетворити на віднімальний за модулем 8, якщо на вхід кожного наступного тригера подати сигнал не з прямого Qi а з інверсного виходу попереднього тригера. У віднімальному лічильнику прихід кожного імпульса на вхід не збільшує, а зменшує вміст лічильника на «1». Тому необхідно такий лічильник попередньо встановити в стан 111. Тобто в n - розрядному віднімальному лічильнику реалізується лічба чисел з 2n-1до 0.

Недоліком лічильників з послідовним переносом є мала швидкодія, бо час реєстрації імпульсів  tp=m*tз.п,   де tз.п – час затримки переносу в одному розряді .

Лічильник з паралельним переносом

Це синхронні лічильники, у яких вхідні сигнали (імпульси) надходять у синхровходи С тригерів в усіх розрядах одночасно (паралельно). Будуються, як правило, на базі двоступеневих Т- , ІК – або D тригерів.

Схема лічильника на 16 на Т - тригерах показано на рис. 10.

Особливістю роботи розрядів є те, що кожний наступний тригер перемикається з подачею вхідних імпульсів лише в момент наявності «1» на всіх попередніх тригерах, часові діаграми цього лічильника аналогічні рис. 8.

Перевага – більша швидкодія, бо час реєстрації числа імпульсів дорівнює часу перемикання одного тригера.

Реверсивні лічильники

Лічильники цього типу можуть використовувати операції як для додавання, так і віднімання імпульсів. Для їх побудови використовуються принципи роботи та схемні рішення простих лічильників.

На рис. 11 приведена схема реверсивного лічильника з модулем лічби 8.  В режимі підсумовування імпульсів синхровходи другого і третього тригерів з’єднані з виходами попереднього тригера через верхню частину схеми 2І-2І-АБО за рахунок дозволу «1» на шині «Дод». Попереднє встановлення тригерів здійснюється шляхом подачі імпульса «0» на входи R. У режимі віднімання імпульсів входи С тригерів з’єднані з інверсними виходами попередніх тригерів, а попереднє встановлення їх в «1» здійснюється шляхом подачі імпульса «0» на S входи. При цьому дозвіл роботи реалізується за рахунок подачі «1» на шину «Відн».

Реверсивний лічильник імпульсів.

Лічильники з довільним модулем лічби

У розглянутих двійкових лічильниках модуль лічби . Тому вони можуть підрахувати лише 2, 4,8, … ,2m імпульсів. На практиці часто необхідно мати лічильники з довільним модулем лічби . Число розрядів лічильника за модулем лічби визначається з умови:

,

причому m  мінімальне ціле число.

Дуже часто постає потреба у переліченні на 10, тоді двійковий лічильник перетворюють на десятковий. При цьому для зображення десяткової цифри у двійково-десятковому коді потрібна група двійкових розрядів (декада) не менше чотирьох.

Оскільки всі декади однакові, розглянемо спосіб побудови однієї з них. По суті, це є подільник на 10. Якщо не вдаватися до скорочення кількості станів, у разі зняття сигналу з виходу старшого розряду Q4 чотирирозрядного лічильника, він працюватиме як дільник з коефіцієнтом ділення Кділ=16. Тому слід вилучити шість надлишкових станів. Звичайно, можна вилучити будь-які стани, але найчастіше залишають перші десять – від 0 до 9, які являють собою десяткові цифри в нормальному коді 8-4-2-1. Тоді для їх дешифрування з метою виведення, наприклад, на індикатор, який синтезує знаки, можна застосувати типовий дешифратор.

TT2

J

C

K

R

TT3

J

C

K

R

TT1

J

C

K

R

TT4

J

C

K

R

&

S

R

T5

C0

Q1

Q2

Q3

Q4

Q5

a

Якщо потрібно переривати нормальну роботу лічильника, використовують схему, яка розпізнає стан 1010 (десять) та формує сигнал скидання всіх тригерів у початковий нульовий стан. Для лічильника з послідовним перенесенням може бути застосовано схему, зображену разом із часовими діаграмами на рис.

 

1

2

3

4

5

6

7

8

9

10

0

1

0

1

0

C0

Q1

Q2

Q3

Q4

б

Рис. 5.42. Десятковий лічильник із послідовним перенесенням: а-функціональна схема; б – часові діаграми

Стан 1010, за якого Q1=0, Q2=1, Q3=0, Q4=1, знаходиться елементом І. На його виході з’являється сигнал лог.1. На інверсному виході  з’являється негативний перепад, який за інверсними входами R установлює всі основні тригери в нульовий стан, після чого на виході елемента І буде також лог.0. Наступний вхідний лічильний імпульс С0 розпочинає новий цикл відліку й одночасно встановлює тригер Т5 за входом R у початкове положення.

Додатковий RS-тригер потрібен для підвищення функціональної надійності лічильника. Якби скидання лічильника в нульовий стан виконувалося безпосередньо сигналом з виходу елемента І або І-НЕ, то робота була б небезперервною. Коли під час переходу лічильника від стану 1001 (9) до стану 1010 (10) тригер ТТ2 починає перевертатись у стан лог. 1, то майже одночасно з’являється сигнал з виходу елемента І  (І-НЕ), що намагатиметься утримувати цей тригер у стані лог.0, і за умови малої часової затримки ЛЕ перевертання може і не відбутися.

Наявність у колі зворотного зв’язку RS-тригера зумовлює те, що процес скидання лічильника в стан лог.0 стає незворотним: нульовий рівень на виході Q5 утримується до надходження наступного ТІ.

Зазначимо, що такі схеми можуть бути побудовані для будь-якої розрядності та будь-якого коефіцієнта ділення.

7.Інтегральні запам’ятовувальні пристрої

ЗП служать для фіксування, зберігання та обміну певного об’єму інформації.

До найважливіших параметрів ЗП належать:

  1.  Місткість ЗП (або об’єм пам’яті) – максимально можливий об’єм інформації, що здатний запам’ятати пристрій. Визначається кількістю біт, байт або Кбіт, Кбайт. (К = 1024) 210.
  2.  Швидкодія ЗП характеризується періодом звертання (або часом циклу пам’яті) Тзв і часом вибірки (або часом доступу до пам’яті) tв. Період звертання Тзв – мінімально припустимий час між двома черговими звертаннями до ЗП. Час вибірки tв– інтервал часу між моментом подачі сигналу вибірки до появи інформації на виході ЗП. У сучасних ЗП tв – пікосекунди.
  3.  Споживана потужність ()
  4.  Навантажувальна здатність.
  5.  Завадостійкість.
  6.  Логічні рівні.
  7.  Надійність.

Класифікація ЗП.

  1.  За способом зберігання інформації ВІС ЗП:

А) статичні ЗП – запам’ятовувачами в них служать бістабільні елементи – тригери.

Б) динамічні ЗП, які побудовані на конденсаторних запам’ятовувачах, що вимагають періодичної регенерації за допомогою спеціальної схеми.

  1.  За організаційним принципом:

А) однорозрядні (n×1)

Б) багаторозрядні (n×m), де n, m відповідно число адрес і розрядів слів, які може зберігати ЗП.

  1.  За функціональною ознакою:

А) Оперативні ЗП (ОЗП, RAM (пам'ять з довільною вибіркою)) призначені для тимчасового зберігання біжучої інформації і швидкого звертання до запам'ятовувачів.

   Існують енергозалежні ОЗП, які зберігають інформацію лише при наявності напруги живлення і енергонезалежні.

ОЗП бувають трьох типів:

  1.  Середньої місткості помірної швидкодії;
  2.  Високої швидкодії – надоперативні ОЗП;
  3.  ОЗП великої місткості (4Мбіт).

Б) Постійні ЗП (ПЗП, ROM (пам'ять тільки для читання)) призначені для тривалого зберігання і швидкого зчитування постійно записаної раніше інформації, зміст якої під час експлуатації ЗП не змінюється, а при відсутності живлення не руйнується. Отже, передбачені 2 режими – зберігання і зчитування.

  1.  ППЗП (PROM) перепрограмовані ПЗП допускають перезапис інформації за допомогою спеціально призначених для цього пристроїв – програматорів.
  2.  За способом звертання до запам'ятовувачів:

А) адресні ЗП:

  1.  З довільним звертанням, тобто з вибіркою при збільшенні, або при

зменшенні адресного коду.

Б) асоціативні (безадресні) ЗП – пошук інформації в них здійснюється незалежно від координат запам'ятовувачів, тобто не за адресою, а за певними ознаками самої інформації, що міститься у запам'ятовувачі ЗП.

7.1.Оперативні запам’ятовуючі пристрої.

Статичні запам’ятовувачі ВІС ОЗП

Це двостанові комірки пам’яті – тригери, які крім зберігання одиниці біт інформації (1 або 0) дозволяють здійснювати операцію звертання WR/RD (WR – запис; RD - зчитуваня).

За технологією виготовлення:

  1.  Біполярні;
  2.  Польові.  

Біполярні мають найвищу швидкодію серед статичних (tв= 5…50нс), але в порівнянні з польовими (на МОН) – меншу інформаційну місткість та значну потужність споживання.

Статичні ОЗП компонуються у прямокутну матрицю, розміром n×m (n – число m-розрядних слів), яку називають накопичувачем ЗП.

Динамічні запамятовувачі.

Спосіб запам’ятовування інформації реалізується зарядом або розрядом паразитної ємності.

Запам’ятовувач значно простіший від статичного, вимагає вдвічі меншого числа транзисторів і при однакових розмірах кристалу дозволяє вдвічі збільшити інформаційну ємність.

Динамічний запам’ятовувач на ємності не потребує джерела живлення.

Значення паразитної ємності <0,1 пФ, тому стала часу розряду накопичувального конденсатора є досить значною – не менше 1 мс. Тому, щоб розрізнити інформацію (0 або 1), яка зберігається у вигляді заряду, необхідно її відновлювати, тобто регенерувати, причому з періодом регенерації не менше 1 мс. Це ускладнює схему запам’ятовувача і організацію структури ІС ОЗП в цілому.

Регенерація динамічного запам’ятовувача ОЗП здійснюється за кожним звертанням до нього. Схема регенератора підсилювача автоматично виконує цей процес при звертанні до стовпця накопичувача з інтервалом близько сотні мікросекунд. Динамічні ОЗП побудовані так, що сам процес звертання до стовпця забезпечує регенерацію інформації в усіх його розрядах.

Принцип побудови і структура ВІС ОЗП.

Основний вузол - n×m матриця запам’ятовувачів. Залежно від способу звертання WR/RD до запам’ятовувачів існує 2 типи організації накопичувачів:

  1.  з однокоординатною (або послідовною) вибіркою;
  2.  з двокоординатною вибіркою.

З21

З22

Зn1

Зn2

Зnm

З2m

З11

З12

З1m

.

.

.

.

.

.

.

.

.

. . .

. . .

. . .

ШР1

ШР2

ШРm

ШA2

ШAn

ШA1

20

21

2m-1

{

Однокоординатна вибірка (рис.7.1).

рис.7.1.

   До розрядних підсилювачів інформації (вихід)

ША – адресні шини

ШР – розрядні шини (вхід)

–шина звертання (запис/зчитування)

При однокоординатній вибірці реалізується пошук групи запам’ятовувачів за одною адресою, тобто однією шиною ША вибирається тільки одне з усіх nm-розрядне слово.

Шина звертання  - спільна для всіх n×m запам’ятовувачів. 0 – запис, 1 – зчитування.

При появі на одній з адресних шин ША і сигналу вибірки і-го слова, наприклад, при «1» на шині , інформацію з кожного запам’ятовувача Зі1, Зі2 … Зіm і-го рядка (тобто і-го слова) можна зчитувати.

Для запису слова, наприклад, у комірку З21, З22 … З2m слід активізувати другий рядок накопичувача, тобто ША2, а на всі розрядні шини ШР1 … ШРm подати вхідну інформацію. При цьому  - «0» - запис.

Цей тип організації має лише одну координату звертання до запам’ятовувачів – номер рядка. Тому для нього досить одного дешифратора адреси; це – двомірний накопичувач – типу 2D, бо ЗП у ньому розташовані на площині.

Накопичувач з двокоординатною вибіркою (рис.7.2)

m-1

2

1

.

.

.

.

.

.

.

.

.

ШАY

Дешифратор ШАХ

Адреса Y

Адреса Х

-  Дешифратор ШАY

2m

21

20

Розрядних слів

ШР1 - ШРm

     рис.7.2.

Потрібну комірку запам’ятовувача шукають за допомогою двох адресних шин – горизонтальної (по рядках) ШАХ і вертикальної (по стовпцях) ШАY і розрядної шини ШР.

Такий накопичувач має тривимірну будову і складається з m накопичувачів розрядів, кожний з яких містить n запам’ятовувачів.

Для запису слова за адресою Xi, Yi на входи адресних дешифраторів ШАХ і ШАY подаються відповідні коди Xi, Yi, а двійкове значення слова – на спільні розрядні шини ШР,…,ШРm. Аналогічно здійснюється зчитування записаного слова.

Це тривимірний – типу 3D.

Обидва типи можуть бути як статичні, так і динамічні.

Динамічні накопичувачі дещо ускладнені, бо їм необхідна періодична регенерація запам’ятовувачів.

Типова структурна схема ВІС ОЗП

Накопичувач

 Пристрій зчитування

DCX

RGA

DCY

ШАХ

ШАY

  Пристрій

    запису

  Схема керування

0

.

.

.

n

А0

.

.

.

А(n-1)

к

к-1

0

.

.

.

.

.

.

Код адреси

Дані Di

D0 – вих.

 

           Склад:

  1.  ОЗП - накопичувач;
  2.  DCX - дешифратор адресних шин;
  3.  DCY - дешифратор розрядних шин;
  4.  RGA - регістр адрес (може бути, а може не бути);
  5.  Схема керування ОЗП;
  6.  Пристрій запису даних Di;
  7.  Пристрій зчитування даних D0.

Вхідні сигнали:

  1.  Інформаційні;
  2.  Адресні;
  3.  Керуючі. :  (Chipselect) – вибір мікросхеми і  подаються для визначення режиму роботи; запису, зберігання чи зчитування.

У багаторозрядних ОЗП інформаційні сигнали, які підлягають запису чи зчитування, передаються з метою економії переважно по одних і тих самих виводах мікросхеми.

Вхідні схеми – це формувачі на ЛЕ, що забезпечують спряження накопичувача з вхідними (зовнішніми) пристроями за струмом і напругою.

Окрім того, вихідні каскади ВІС ОЗП – часто тристанові (зі станами 0, 1 і Z) буфери, які полегшують каскадування ВІС у системах з шинною організацією передачі даних.

У інших мікросхемах ОЗП зустрічаються вихідні каскади з відкритими колекторами.

  RAM

А0

А1

А2

А3

Di0

Di1

Di2

Di3

DO0

DO1

DO2

DO3

К531РУ9    KP565PY9

  RAM

А0

А1

А2

А3

A4

A5

A6

A7

Di

 

  DO

 Послідовний вхід і вихід.

 строб адреси рядка.

 строб адреси стовпця.

 (128 рядків 512 стовпців)

 Двобайтовий режим  адрес.

 2×8 адрес

 Р = 0,0003/0,003  3бер/3вер

 n×m=16×4біт   64к×1

     з відкритим колектором.             Приклади мікросхем ЗП.

K531PY9 – статична

  1.  Постійні запам’ятовувальні пристрої (ПЗП)

Робочим режимом ПЗП, які призначені для зберігання постійної, або рідкозмінюваної інформації, є лише зчитування. У ПЗП запис інформації здійснюється попередньо, до включення його в роботу. Цей процес називається програмуванням.

За способом програмування ПЗП розрізняють:

  1.  МПЗП – маскові ПЗП, які програмують до або під час їх виготовлення з допомогою спеціальних фотошаблонів – масок.
  2.  ППЗП – програмовані ПЗП, які користувач може програмувати лише одноразово з допомогою спеціального пристрою – програматора, а після того, вміст його залишається постійним, як у МПЗП.
  3.  РПЗП – репрограмовані або перепрограмовані ПЗП, які можна програмувати повторно з можливістю багаторазового стирання і записування нової інформації програматором різними способами – електричними імпульсами, ультрафіолетовими чи оптичним променями.

За способом зчитування:

  1.  Асинхронні;
  2.  Синхронні (тактові).

За технологією виготовлення:

  1.  Діодні;
  2.  Біполярні – ТТЛ, ЕЗП, МОН, КМОН.

Основні параметри: інформаційна місткість, швидкодія, споживана потужність.

Принцип побудови і структура ВІС ПЗП

Порівняно з ОЗП ПЗП мають простіші організацію пам'яті та схему керування процесом зчитування інформації.

Формувач адрес

DCA

Накопичувач

Блок

MUX

Буфер вводу-виводу

Схема керування

ША

 шр

 …

.

.

.

CS2

CS1

Ак-1

Ак

А0

Аn-1

Кодадреси

20

2к-1

2к

2n-1

0

m-1

Вихід DO

 

На схемі:

  1.  DCA – дешифратор адрес;
  2.  ШР – розрядна шина (інформ.).

Паралельний код адреси А подається на формувач адрес, парафазні сигнали якого надходять в DCA і блок MUX, які збуджують одну з горизонтальних (адресних) шин ША. Зчитування інформації відбувається по всіх вертикальних (розрядних) шинах ШР через блок мультиплексорів і буфер вводу/виводу. Схема керування синхронізує роботу DCA і блок MUX, а також служить для забезпечення можливості нарощування об’єму пам’яті об’єднанням виходів (як монтажне АБО) для схем з відкритим колектором кількох ВІС ПЗП, або для забезпечення їх роботи на спільну шину – для випадку тристанових виходів.

У ВІС РПЗП схема керування, крім того, керує режимом запису, зчитування та стирання інформації.

Для реалізації простого МПЗП досить використати дешифратор і потрібну для цього певну кількість діодів для побудови матриці накопичувача.

DCA

A0

A1

Адреса

Р0

Р1

Р2

Р3

D7

D6

D5

D4

D3

D2

D1

D0

 

ША

 

Такий МПЗП має місткість 25=32 біт, які розбиті на 22=4 слова по 23=8 розряди у кожному.

У координатному полі накопичувача діоди, що відіграють роль запам’ятовувачів, розміщують у тих «точках», де повинні зберігатися «одиниці». Таким чином, для вибору потрібного слова треба за допомогою дешифратора 2-4 (DCA) задати адресу (А0А1), тобто активізувати один з виходів Р дешифратора («1»). Тоді на тих ШР, на перетинах яких з обраною шиною ША присутній діод, формується одиниця, а на решті ШР – нуль.

Таблиця програмування такого МПЗП:

Слова на ША

Адреса слова

Вміст ПЗП

Рі

А1

А2

D7

D6

D5

D4

D3

D2

D1

D0

Р0

0

0

1

1

0

0

1

0

1

1

Р1

0

1

1

0

1

0

1

0

0

1

Р2

1

0

1

0

0

1

0

0

1

0

Р3

1

1

1

0

0

1

1

0

1

0


На основі таблиці логічні функції даного МПЗП:

D0=PP1;D1=PPP3; D3=PPP3;

D4=PP3; D5=P1; D6=P0; D7=PPPP3.

ША

 +Е

ШР1

ШР2

Недолік діодних накопичувачів – низька швидкодія.

  1.  біполярний на транзисторах (час звертання 20 нс)
  2.  На МОН-200…600 нс, але потужність розсіювання значно нижча.

Для програмування ППЗП складають карту програмування (таблицю істинності), де кожній комбінації повного набору n-адрес А0…Аn-1 відповідає код даних D0Dm-1, який потрібно зашити. Режими програмування у різних ППЗП різні. Для перепалювання перемичок використовується програматор, який забезпечує потрібний режим програмування ППЗП (тривалість імпульсу, його амплітуду і струм перепалювання з  допомогою одного імпульсу, чи пачки імпульсів.

Можливість програмувати робить ППЗП і особливо РПЗП універсальними пристроями ЦТ. У РПЗП можна багаторазово стирати записану інформацію і записувати нову. Тому при відладці апаратури РПЗП на відміну від ППЗП є більш ефективними. У накопичувачах РПЗП використовують спеціальні типи транзисторних структур, що побудовані на МОН - транзисторах з плаваючим (ізольованим) заслоном, які змінюють під час програмування свої характеристики.

Програмування накопичувачів РПЗП з ультрафіолетовим стиранням виконується у два етапи – спочатку під дією інтенсивного ультрафіолетового випромінювання всі транзистори закриваються (лог.1) – попереднє стирання, а потім за допомогою ША і ШР вибираються ті транзистори запам’ятовувачів, в які потрібно занести лог.«0» (запис). Для цього на адресний вхід РПЗП подається код адреси слова, а на спеціальний вхід () – імпульс достатньої для перепалювання перемички напруги і потужності.

Приклади мікросхем ПЗП показані на рис.7.3.

РROM

0

1

2

3

 А0

А1

А2

 А3

 А4

 А5

 А6

 А7

   ROM

0

1

2

3

4

5

6

7

А0

А1

  .

  .

  .

А12

 CS

  RPROM

0

1

2

3

4

5

6

7

А0

  .

  .

  .

А9

WR

 RD

 PS

596PE1

K541PT1

K573РФ1

рис.7.3.

.

.

.

.

.

.

PROM

A0

n-1

PROM

A0

.

.

.

n-1

1

0

m-1

  1.  Б) збільшенням числа слів

Виходи об’єднуються за допомогою монтажного АБО.

Збільшення інформаційної ємності можна досягти:

  1.  

0

.

.

.

.

.

.

PROM

0

n-1

 CS

PROM

0

.

.

.

n-1

 CS

An-1

A0

.

.

.

m-1

m

2m-1

А) збільшенням числа розрядів

Універсальні можливості ПЗП

ППЗП і особливо РПЗП дозволяють реалізувати широкий клас функціональних вузлів ЦТ і нагадують «блокнот з чистими сторінками», в які можна записати інформацію і по мірі потреби її зчитувати.

ППЗП можуть використовуватися для реалізації булевих функцій (синтез КП), побудови скінченних автоматів (синтез ПП), перетворювачів кодів, арифметичних пристроїв, та пристроїв обробки інформації.

Дуже часто застосування ВІС ПЗП дозволяють отримати значний виграш у швидкодії, габаритних розмірах і вартості проектованих пристроїв.

ПЗП (n×m) можна розглядати як дворівневу програмовану логічну матрицю ПЛМ, матриця конюнкцій Мк якої не підлягає  програмуванню, бо реалізує повний дешифратор, а програмується лише матриця диз’юнкцій Мд. На одному ПЗП (n×m) можна реалізувати будь-яку систему з М булевих функцій (для Mm) N змінних (Nn). ПЗП реалізує лише УДНФ функцій. Тому, якщо дана система подана іншою формою, її попередньо треба перетворити до УДНФ.

Подання логічної функції в УДНФ виключає необхідність мінімізації, проте вимагає певних апаратурних затрат, а саме великої кількості запам’ятовувачів. Але якщо б довелося реалізувати аналогічну функцію за допомогою ЛЕ, то навіть при надлишковості запам’ятовувачів вартість пристрою, що побудований на ПЗП, буде значно нижчою. Переваги ПЗП при цьому стає відчутною для великого числа змінних (n8) і особливо при реалізації «тупикових» функцій, які не мінімізуються.

Найефективніше використання універсальних можливостей ПЗП досягається при реалізації кодоперетворювачів (ДК (8-4,2-1), ДДК (2-4-2-1), ДК (8-4-2-1)+3), код Грея, Джонсона, обернений, доповняльний і т.п.)

 Кодоперетворювачі на ПЗП застосовуються у ЦТ також для зберігання табличних даних. Наприклад, одна ВІС ПЗП КР556РТ5 місткістю 8×512 біт може зберігати таблицю синусів від 0о до 90о з кроком 0,2о. і вихідною похибкою 0,5%.

Особливо ефективні ПЗП для побудови арифметичних пристроїв, які використовуються у ЦТ для обчислення будь-яких операцій і функцій. Для цього досить за адресою Х запрограмувати накопичувач ПЗП зі значеннями функцій f(X). Обчислення f(X) зводиться при цьому до одноразового звертання до ПЗП, що набагато швидше за обчислення за стандартною підпрограмою. Складні математичні операції для невеликої розрядності (8-12 біт) неважко реалізувати табличним способом за допомогою ПЗП.

Синтез КП на основі ПЗП

Будь-який КП з n-входами (X={Xn-1,Xn-2,…,X1,X0}) im - виходами (Y={Ym-1,Ym-2, …, Y1, Y0}) можна описати таблицею істинності. Якщо ПЗП має місткість 2n m розрядних слів, тобто 2  адрес А, у кожній з яких зберігається m-розрядне слово даних D, то таблиця істинності функції Y(x) є таблицею програмування даного ПЗП.

Якщо функція однозначна, її можна реалізувати на однорозрядному ПЗП (n×1), а багатозначну функцію, чи систему функцій – відповідно на багаторозрядному ПЗП (n×m).

Це справедливе для випадку, коли розміри накопичувача ПЗП не менші за розміри (як по горизонталі, так і по вертикалі) таблиці програмування.

Якщо число входів N і число виходів M синтезованого КП більші за відповідні числа n i m ПЗП, необхідно застосовувати принцип декомпозиції, який полягає у тому, що система М-бульових  функцій N-змінних розбивають на підсистеми, кожна з яких містить у собі не більше m функцій і може бути реалізована на одній ВІС ПЗП. У цьому випадку загальна кількість ПЗП КП визначається числами ]N/n[ або ]M/n[, тобто найближчим більшим до цілих додатних чисел.

Якщо число заданих змінних КП Nn ПЗП, до решти невикористаних (N-n) вільних входів ПЗП прикладають або «0», або «1», які не впливають на роботу КП, а виходи всіх ПЗП відповідно об’єднують за допомогою ЛЕ АБО (для виходів ПЗП з відкритим колектором утворюють монтажне АБО).

Приклад 1. Якою має бути організація пам’яті (місткість) ЗП для генерування чотирьох довільних функцій з 8, 10 і 12 аргументів.

Розв’язання. Для реалізації таких функцій ЗП повинні мати таку місткість

Для 8-ми арг. 28×4 біт = 256×4 біт = 1к

Для 10-ти       210×4 = 1024×4 = 4к

Для 12-ти       212×4 = 4096×4 = 16к.

 Приклад 2. Побудувати накопичувач ПЗП, що реалізує систему логічних функцій, що задані у числовій формі

Y0= (0,5,7); Y1=(1,3-5); Y2=(0-3,6,7); Y3=(0,2,6); Y4=(1,2,5); Y5=(1,4,7); Y6=(0-     -3,5-7); Y7=(3,5,7).

 Таблиця програмування.

Слово

Рі

Адреса

Вміст ПЗП

А2

А1

А0

Y7

Y6

Y5

Y4

Y3

Y2

Y1

Y0

Р0

0

0

0

1

1

1

1

Р1

0

0

1

1

1

1

1

1

Р2

0

1

0

1

1

1

1

Р3

0

1

1

1

1

1

1

Р4

1

0

0

1

1

Р5

1

0

1

1

1

1

1

1

1

Р6

1

1

0

1

1

Р7

1

1

1

1

1

1

1

1

Р0

Р1

Р2

Р3

Р4

Р5

Р6

Р7

Y7Y6Y5Y4Y3Y2Y1Y0


Приклад 3. На простому ПЗП реалізувати дві функції трьох змінних

Y1=X1˅X3; Y2=˅X2.     (Х3 – мол. розр.)

Розв’язання.

Насамперед перетворимо задані функції в УДНФ:

Y1=X1(X3˅)˅X3(X2˅)=X1X3˅X1˅X2X3˅X3;

Y2= (X1˅)(X3˅)˅X3=X1X3˅X1˅X3˅˅X2.

P0

P1

P2

P3

P4

P5

P6

Y1    Y2

Y1= (1,3-5); Y2=(0,1,2,4,5).

Адреси

А2

А1

А0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

Приклад 4. На основі ПЗП (16×4) реалізувати КП, що має число входів N=4 і число виходів M=12. Тут Mm=4

 Потрібне нарощення , M=3m, тому 3 мікросхеми.

 ROM

0

1

2

3

0

1

2

3

 ROM

CS

ROM

CS

X0

X1

X2

X3

Y0

Y4

Y7

Y8

Y11

  1.  Цифро-аналогові та аналого-цифрові перетворювачі

Сучасні радіотехнічні системи – це системи, що складаються з підсистем аналогового введення інформації, цифрової обробки інформації та аналогового виведення результатів обробки.

Переваги цифрових методів обробки порівняно з аналоговими полягають у наступному:

-  принципова можливість виключення апаратурної похибки при обчисленнях;

-  оперативна можливість зміни алгоритму обробки;

-  низька вартість цифрових вузлів;

-  значно менші габарити, маса і споживана потужність.

Отже, точність результатів обробки інформації в системах, що містять джерело аналогового сигналу і цифрову обробку залежить від точності АЦ та ЦА-перетворення.

Тому АЦП і ЦАП є тими вузлами ЦТ, які визначають точність та швидкодію цифрових радіотехнічних систем.

Основні параметри АЦП і ЦАП:

-  розрядність (число двійкових розрядів);

-  діапазон та рівні вхідних та вихідних сигналів;

-  точність перетворення;

-  час перетворення.

8.1. Принцип ЦА-перетворення

Основне завдання ЦАП – автоматичне перетворення двійкового коду на еквівалентне йому значення напруги, пропорційне ваговим коефіцієнтам розрядів двійкової системи числення.

Таблиця істинності трирозрядного ЦАП і статична характеристика мають вигляд:

Таблиця істинності ЦАП 

Х2 Х1  Х0

 0    0     0

 0    0     1

 0    1     0

 0    1     1

 1    0     0

 1    0     1

 1    1     0

 1    1     1

 0

1∆U

2U

3U

4U

5U

6U

7U

Статична характеристика ЦАП

Кількісний зв’язок між вхідним числовим (двійковим кодом) N2 і його аналоговим еквівалентом  для довільного часу t1 визначається за співвідношенням:

,                    (1)

де –

-  крок квантування за рівнем напруги, тобто «вага» одного дискрету напруги, якій відповідає один молодший двійковий розряд;

- ;

- і набуває значення 0 або 1;

- похибка перетворення.

З (1) визначаємо вагу  одного дискрету вихідної напруги , якій відповідає одиниця молодшого цифрового розряду. Якщо відомі мінімальне  і максимальне  значення вихідної напруги ;

                        (2)

де n – число розрядів ЦАП.

Основні параметри ЦАП:

  1.  Динамічний діапазон за входом і виходом при лінійному ЦА-перетворенні мають одне і те саме значення, яке виражають або числом розрядів цифрового коду, або в децибелах.

При ,  динамічний діапазон

,

де ,  – допустимі абсолютні похибки відхилення значень статичної характеристики f від лінійного закону.

  1.  Швидкодія ЦА – перетворення визначається такими часовими параметрами:

- час перетворення – це час інтервалу, протягом якого відбувається процес однозначного перетворення код-аналог;

- частота квантування – величина, що обернена періоду квантування, тобто інтервал часу між сусідніми послідовними перетвореннями.

Серед різних способів ЦА-перетворення широке застосування мають ЦАП, спільною ознакою яких є наявність матриці резисторів R з вихідним (аналоговим) суматором на операційному підсилювачі (ОП).

Матриця R

Суматор на            ОП

N2Uвих

Матриця R призначена для «зваження» цифрового сигналу, який подано паралельним кодом залежно від його двійкового розряду.

Для реалізації ЦА-перетворення переважно використовують два типи матриці резисторів:

-  складеної з двійково-зважених резисторів;

-  постійного імпедансу типу R-2R.

ЦАП на двійково-зважених резисторах

Матриця резисторів складена за принципом: номінал кожного резистора є еквівалентом двійкового коду з ряду:

.

 E0

R   2R                    4R 

         АМ

N2R0

xn 

 Uвих

 In A ОП

Схема ЦАП на двійково-зважених резисторах

Тут:

ОП – суматор струмів на операційному підсилювачі;

E0стабілізоване джерело опорної напруги;

АМ – аналоговий мультиплексор, що являє собою комутатор на ключах, які керовані вхідним цифровим (двійковим) кодом N2 (xn-1 xn-2 … x1x0).

Матриця резисторів живиться напругою Е0 і залежно від положення ключів, тобто від поданого коду N2 на вхід АМ, перетворює  код N2 на постійний струм.

При нульовому коді N2min {000…0} (ключі у лівому положенні) у точці А струм мінімальний і на виході ОП,  що грає роль суматора зважених струмів In Uвих=0. Якщо на вході ЦАП код N2max={111…1}, всі резистори матриці запаралелені (ключі у правому положенні) і у точці А струм In максимальний, що відповідає Uвих=Umax.

Таким чином, на виході n-розрядного ЦАП залежно від вхідного коду N2 при E=const

,                        (3)

де

і це еквівалентна провідність матриці резисторів, значення якої залежить від комбінації вхідних змінних xi.

З (3) можна визначити значення одного дискрету напруги даного ЦАП:

,            (4)

де  - значення одного дискрету струму  , який визначається найбільшим опором матриці, тобто молодшим розрядом ЦАП.

Якщо R=R0, то , а , що відповідає (2) при і .

Отже, як видно з (4), вага одного розряду ЦАП, яка визначає точність ЦА-перетворення залежить від розрядності n ЦАП і коефіцієнта  підсилення ОП для старшого розряду

Максимальна вихідна напруга з (2 і 4) ЦАП, при якій N2max={111…1},буде

.                         (5)

Перевага цієї схеми – простота технічної реалізації.

Недоліки:

1.  Необхідність точного підбору різного номіналу резисторів (широкий діапазон R);

2. Високі вимоги до стабільності , яке має працювати у широкому діапазоні зміни навантаження .

ЦАП на основі матриці резисторів R-2R

                                     2R

&

&

&

&

xn-12R

                              СР

R

xn-22R

R

xn-32R

R0

x0                                                                         R

                                      2R                         2R

                   ОП                            Uвих

E1                            МР                А                       Б

                     Схема ЦАП на матриці резисторів R-2R

Логічні елементи 2I виконують роль комутаторів рівнів (0 або 1) на розрядових лініях матриці залежно від комбінації вхідного коду . ОП виконує функцію суматора-підсилювача зважених на резистивному багатоступеневому подільнику та просумованих у точці Б струмів. На вхід схеми подається двійковий код . Опорною напругою E0, якою живиться матриця R-2R, є напруга на виході одного або більше, залежно від коду , логічних елементів 2I при xi=1. Отже, на потенціальних (лівих) виводах резисторів 2R буде E0=1 при xi=1, або E0=0 при всіх xi=0.

При  для всіх резисторів 2R зявляється спільна нульова шина (у тому числі і у резистора 2R, що знаходиться між точками А і Б, бо точка Б має віртуальний нуль ОП). Отже, у точці А відносно нульового потенціалу еквівалентний опір матриці Rm=R, оскільки напруга на виході ОП нуль, то .

В результаті переміщення одиниці від старшого розряду (СР) до молодшого (МР) резистори матриці R-2R утворюють числовий (двійковий) ряд розрядів вхідного регістру n-розрядного ЦАП

,

постійним коефіцієнтом якого є число .

При еквівалентний опір матриці мінімальний, причому у  разів менший за R, що забезпечує на виході ЦАП

.                     (6)

Таким чином, згідно з (3) при  на виході n-розрядного ЦАП на основі матриці R-2R отримаємо напругу

,      (7)

а якщо задати , то

.                    (8)

Перевага: простота реалізації, бо є лише 2 номінали резисторів.

Приклад. Визначити напругу  для ЦАП на мікросхемі К572ПА1, якщо на його вході діє двійковий код N2={100111}.

Розвязок. Для 10-розрядної мікросхеми К572ПА1 . Вважаючи, що , , значення одного дискрету напруги

.

Тоді для заданого коду напруга на виході ЦАП

.

8.2. Принцип аналого-цифрового перетворення

Завданням АЦП є однозначне перетворення аналогової величини (як правило напруги) у пропорційний їй двійковий код.

Статична характеристика АЦП має вигляд:

АЦ-перетворення при неперервній зміні вхідного сигналу U(t) у послідовність n-розрядних чисел   здійснюється у фіксовані моменти часу. Кількісний звязок перетворення аналог-код для довільного часу ti

,                          (9)

де: -  – крок квантування, тобто аналоговий еквівалент одиниці молодшого розряду коду ;

       -  - похибка перетворення на і-oму кроці квантування.

Отже, АЦ-перетворення складається з процесу квантування за рівнем дискретизованого у  часі аналогового сигналу U(t) та подальшого його кодування. Тому важливо, щоб протягом деякого скінченного відрізка часу сигнал  на вході АЦП залишався незмінним. Цю функцію виконує схема вибірки-запам’ятовування (СВЗ)

  СВЗ

 АЦП

U(t) Uвх

 N2

 fд

 

Сигнал на вході СВЗ пропорційний сигналу на вході доти, поки від зовнішнього генератора імпульсів не надійде керуючий сигнал fд на запамятовування. Після цього сигнал на виході СВЗ залишається постійним протягом деякого проміжку часу, який необхідний для перетворення U(ti) на цифровий код N2 в АЦП.

На відміну від ЦА-перетворення, АЦ-перетворення є більш складним процесом і характеризується наявністю як методичних, так і апаратурних похибок. Вже сам процес квантування спотворює вхідний сигнал. Згідно з теоремою Котельникова про дискретизацію, для точного відтворення генерованого сигналу в дискретний частота дискретизації fд (частота вибірки) повинна бути хоча б  удвічі більшою за максимальну частоту вхідного сигналу. Отже, частота дискретизації обмежена зверху часом перетворення, тобто швидкодією АЦП.

Проміжок часу між моментом фіксації  і моментом появи цифрового еквіваленту на виході АЦП називається часом апертури.

При АЦ-перетворенні виникають як статичні, так і динамічні похибки.

Статичні похибки є результатом відхилення реальної статичної характеристики АЦП від ідеальної прямої лінії на всьому динамічному діапазоні.

Динамічні похибки – це результат невідповідності часу (періоду) дискретизації та часу перетворення при зміні вхідного сигналу.

Для зменшення динамічної (апертурної) похибки служить СВЗ, що має два стійких режими роботи – вибірки і запам’ятовування (зберігання) перетворюваної вхідної напруги. Оскільки СВЗ запам’ятовує U(t) у момент часу, який точно визначений керуючим сигналом на запам’ятовування, час апертури, отже і апертурна похибка АЦП суттєво знижується і визначається тільки часом апертури СВЗ, тобто максимальним часом від моменту подачі команди на запам’ятовування до моменту початку входження СВЗ у режим запам’ятовування.

Елементом запам’ятовування  у СВЗ, як правило, є конденсатор, що підєднаний до входу повторювача на ОП. Останній відіграє роль буфера між входом АЦП і конденсатором.

Прикладом СВЗ є мікросхема типу КР1100СК2.

Основні характеристики АЦП:

- діапазон перетворення – різниця між максимальним та мінімальним значенням вхідної напруги ;

- нелінійність – похибка, зумовлена відхиленням статичної характеристики АЦП від лінійної; диференціальна нелінійність визначає наскільки більша або менша реальна сходинка між кодами характеристики від ідеальної;

- час перетворення – інтервал часу від моменту запуску АЦП до появи вихідного коду;

- розрізняльна здатність – значення одиниці МР n-розрядного АЦП; вона визначається як відношення   число квантованих рівнів.

Отже, якщо абсолютна похибка квантування дорівнює відстані між рівнями, відносна похибка АЦ-перетворення. Наприклад, відносна похибка 10-ти розрядного АЦП . Якщо відносна похибка АЦ-перетворення задана, то за нею  можна розрахувати розрядність АЦП.

Найбільш поширені способи АЦ-перетворення:

- послідовного наближення;

- паралельного кодування.

АЦП послідовного наближення

Будують на основі ЦАП і логічної схеми , яка ним керує.

    Г

   Схема керування

     Регістр послідовного              наближення

       ЦАП

                                                 Запуск

       N2

Uвх

          К UЦАП

   E0

К – компаратор на ОП

Принцип роботи полягає у послідовному порівнянні з допомогою компаратора вхідної напруги з вихідною напругою ЦАП.

 Робота. У початковому стані у старший розряд регістра за допомогою схеми керування заноситься «1» і на виході N2 встановлюється код {100…0}, а на виході ЦАП – напруга . Це значення відповідає половині повної шкали АЦ-перетворення. Якщо вхідний сигнал , на першому такті перетворення у регістрі стан логічної 1 у старшому розряді (СР) зберігається; Якщо, СР регістра скидається в «0», а в стан лог. «1» встановлюється наступний молодший розряд регістра. При цьому на виході АЦП з’явиться код {010…0}, а на виході ЦАП - . Далі цей процес буде повторюватися доти, поки у МР не зявиться лог.1. Перехідний процес встановлення напруги на виході ЦАП при фіксованій напрузі на вході АЦП.

UЦАП

Uвх

       0                                 t

рис.

Отже, число порозрядних зважувань даного ЦАП визначають його розрядністю, а швидкодія роботи – частотою тактових імпульсів генератора. Більш швидкодіючим буде АЦП з меншою розрядністю і роздільною здатністю.

 

Переваги способу:

- відносно низька вартість;

- достатня швидкодія (5) при високій розділювальній здатності (до 16 біт).

АЦП паралельного кодування

АЦП паралельного кодування найбільш швидкодіючі. Висока швидкодія забезпечується за рахунок одночасного квантування сигналу Uвх за допомогою компараторів, що увімкнені паралельно джерелу вхідного сигналу. Частота перетворення визначається часом перемикання компараторів.

  Пріоритетний

     шифратор

K2n-1

K22n-1

     K1

     K2

K2n-2

E0

R

        Yn-1

R

        Yn-2

R

        Y0

R

         EI

U(t)

Пріоритетний шифратор використовується як кодуючий пристрій.

За допомогою резисторного подільника опорної напруги E0 до входів компараторів прикладаються квантовані рівні, число яких для n-розрядного АЦП становить . Напруга Uвх одночасно порівнюється з опорними рівнями і зявляється на виходах компараторів у вигляді унітарного коду. Різниця між опорними напругами двох найближчих компараторів дорівнює . Пріоритетний шифратор при цьому формує на виході n-розрядний код, що відповідає найстаршому активному компаратору, тобто перетворює унітарний код () компараторів на двійковий n-розрядний код.

Недоліком схеми є значні апаратурні затрати, які пропорційні розрядності перетворювача.

9.Мікропроцесори

У 1971 р. фірмою Intel був створений перший мікропроцесор (МП) – і це поклало початок епохи компютеризації. Завдяки МП комп‘ютери стали масовими, загальнодоступними продуктами. Авторами МП є американські інженери Тед Хофф, Фредерико Федина і Стен Мейзор.

Замість того, щоб створювати набір інтегральних мікросхем, кожна з яких виконувала би одну складну функцію, було запропоновано реалізувати універсальну ЕОМ у вигляді одної складної логічної схеми в інтегральному виконанні.

За пройдений час МП пройшли воістину гігантський шлях розвитку. На сьогоднішній день комп’ютеризація є одним з головних напрямків науково-технічного прогресу і концентрованим його виразом. Кількість і якість в країні комп’ютерів, ступінь насичення обчислювальною технікою різних галузей є одним з основних критеріїв економічного і військового потенціалу країни. В МП втілені найновіші досягнення інженерної думки.

У даному розділі розглядається структура і принципи побудови МП, структура і типи команд, способи адресації  МП, мова Ассемблер. Детальніше МП вивчається у курсі «Мікрокомп‘ютери в телекомунікаціях».

9.1.Принципи побудови мікрокомпютерів (МК)

Поява перших МП дозволила значно змінити технологію проектування і виробництво засобів обчислювальної техніки. Тепер немає необхідності розробляти для одного виробу спеціальну м/сх, замість цього розробляється програма для виконання заданої функції. Перші МП створювались для роботи з 4-х розрядними двійковими числами. З ростом ступеню інтеграції стали випускатися 8-, 16-, 32-х і 40-х розрядні МП. З ростом розрядності збільшується ємність адресованої пам‘яті в під’єднаному до МП запам’ятовуючого пристрою(ЗП). За своїми можливостями сучасні МП наближаються до процесорів середніх ЕОМ і мікро-ЕОМ і називаються мікрокомп’ютер.

Мікрокомп’ютер являє собою сукупність модулів (блоків), реалізованих у вигляді ВІС і з’єднаних між собою за допомогою системних шин.

Системна шина – це сукупність електричних провідників, згрупованих у відповідності з функціональним призначенням сигналів, які по них передаються.

У мікрокомп’ютері МП виконує:

  1.  Обробку інформації;
  2.  Керування потоком і інтерпретацією команд;
  3.  Керування роботою шин.

Функції  зберігання інформації виконує запам’ятовуючий пристрій. У нього може входити як постійна так і оперативна пам’ять.

Порти вводу-виводу – це модулі, які здійснюють зв’язок з зовнішніми пристроями. Порти є інтерфейсом між МП і будь-яким зовнішнім пристроєм:

  1.  Зовнішньою пам’яттю для зберігання значних об’ємів інформації;
  2.  Лінією зв’язку;
  3.  Пристроєм друку;
  4.  Клавіатурою і т.п.

Інтерфейс – це пристрій, який дозволяє МК взаємодіяти з зовнішнім пристроєм.

МП

ЗП

Пристрій вводу

Пристрій виводу

Шина адрес
Шина даних
Шина управління

Взаємодія модулів здійснюється за допомогою шини адрес, даних та управління.

Така схема дозволяє описати всі типи машинних операцій:

  1.  Запис даних з МП в ЗП;
  2.  Зчитування МП-ом даних з ЗП;
  3.  Запис даних з МП в пристрій виводу;
  4.  Зчитування даних МП-ом з  пристрою вводу ;
  5.  Обробка переривань МП;
  6.  Прямий доступ до пам‘яті під контролем МП;
  7.  Роботу з внутрішніми регістрами МП.

Основні принципи побудови МК

  1.  Принцип модульної  організації

МК будується з набору модулів. Модуль являє собою конструктивно, функціонально, електрично закінчений обчислювальний пристрій, який дозволяє самостійно або в сукупності з іншими модулями вирішувати задачі даного класу.

  1.  Принцип магістрального обміну інформацією

Полягає в тому, що між модулями організуються регулярні зв’язки, що об’єднують їх входи та виходи.

Магістральні шини:

  1.  Адреси;
  2.  Даних;
  3.  Управління.

Це дозволяє мінімізувати кількість (число) зв’язків між модулями, забезпечити синхронізацію інтерфейсів.

  1.  Принцип мікропрограмного управління

Полягає в багаторівневій організації програмного управління.

Кожна команда МП подається у вигляді послідовності мікрокоманд, що називаються мікропрограмами. Мікропрограми можуть зберігатися в пам’яті.

Цей принцип забезпечує найбільшу гнучкість при організації багатофункціональних МП-них модулів.

Структурна схема типового МП.

Рг К

Рг А

ЛК

І Рг

Рг С

А

РЗП

ВС

Стек

БА

БД

Пристр.управління

Арифм.-логічн.пристрій

Внутрішні сигнали ПУ

   ШУ    ША       ШД    

Для побудови використовуються комбінаційні пристрої (шифратори, дешифратори, мультиплексори, демультиплексори і т.д.) а також  послідовні сні (регістри, лічильники) і шини для передачі різних сигналів. Конкретні МП можуть відрізнятися один від іншого, але кожен з них містить:

  1.  АЛП – арифметико-логічний пристрій;
  2.  ПУ – пристрій управління;
  3.  Pr – регістри;
  4.  Інтерфейси.

АЛП виконує операції:

  1.  Додавання;
  2.  Віднімання;
  3.  Пересилка;
  4.  Логічне І;
  5.  Логічне АБО;
  6.  Додавання за модулем 2;
  7.  Зсув.

Регістр стану PrC – фіксує признаки операції АЛП і стан МП у кожен момент часу.

Вміст регістра (прапорець) використовується для організації переходів в межах програми у відповідності з заданими умовами.

Акумулятор А – це накопичувальний регістр, призначений для зберігання одного із слів, над якими виконується операція, і проміжних результатів.

Лічильник команд ЛК призначений для визначення адреси наступної за порядком команди в програмі, яка вибирається з ЗП. Команда з ЗП поступає в регістр команд PrK і призначається для формування внутрішніх сигналів управління роботою МП (наприклад, сигналів для АЛП).

Адресна частина команди знаходиться в регістрі адреси PrA і використовується для визначення місця зберігання одного із слів, яке приймає участь в операції, або результату, який треба передати з А за заданою адресою.

Індексні регістри ІPr призначенні для формування адрес ЗП.

Стек – це ЗП, в який інформація передається для запам’ятовування послідовно слова за словом і з якого вона вибирається у порядку, зворотному порядку вводу. Стек формується, як правило, в ЗП, а у МП міститься лише вказівник стеку ВС, у якому зберігається адреса першої вільної комірки в стеку.

             Спеціальні регістри загального призначення (РЗП) утворюють внутрішню пам’ять МП, що реалізована у вигляді вузла регістрів.

Регістри вузла з‘єднуються з іншими внутрішніми вузлами МП за допомогою шин.

РЗП застосовуються також і для зберігання оброблюваної інформації. В цьому випадку вони діють як надоперативна пам’ять.

До складу інтерфейсу входять:

  1.  Буфер адреси(БА);
  2.  Буфер даних(БД);
  3.  Шини.

Шина даних ШД – призначена для передачі чисел і команд, з якими працює МП.

Шина адреси ША – використовується для адресації пам’яті і зовнішніх пристроїв.

По шині управління ШУ передаються управляючі сигнали від зовнішніх пристроїв до МП і навпаки.

9.2. Класифікація МП

  1.   За призначенням:
  2.  Універсальні;
  3.  Спеціалізовані.

Універсальні МП характеризуються алгоритмічно універсальним набором команд, за допомогою якого можна здійснювати перетворення інформації за будь-яким заданим алгоритмом. Їх (МП) продуктивність мало залежить від специфіки задач, що ними вирішуються.

Спеціалізовані МП – призначені для вирішення певного класу задач і навіть одної конкретної задачі.

Їх особливості:

  1.  Низька вартість;
  2.  Мала споживана потужність;
  3.  Компактність;
  4.  Простота управління.

2.2.  За числом ВІС розрізняють МП:

-     Однокристальні;

-     Багатокристальні;

-     Багатокристальні секційні.

Однокристальні МП реалізуються у вигляді одної ВІС або НВІС. Їх можливості обмежуються:

  1.  допустимим числом активних елементів в кристалі;
  2.  складністю виконання розгалужених зв’язків між елементами;
  3.  допустимим числом виводів.

Багатокристальні МП реалізуються у вигляді кількох ВІС, кожна з яких виконує функціонально закінчені функції.

Багатокристальні секційні (розрядно-модульні) МП використовуються для побудови багаторозрядних МП при паралельному включенні МК-секцій.

МК-секція являє собою ВІС для обробки кількох розрядів даних. Багатокристальні секції МП мають розрядність 2…16 біт.

  1.   За розрядністю МП поділяються на
  2.  МП з фіксованою розрядністю слова (8, 16, 32, 40);
  3.  МП з нарощуваною розрядністю слова (з секцій розрядністю 2, 4, 8 будуються 8-, 16-, 32-, 40-розрядні МП).

  1.   За способом управління МП:
  2.  З програмним управлінням;
  3.  З жорстким (апаратним) управлінням.

Мікропрограмне управління характерне для МП-секцій з змінною розрядністю. Це дозволяє встановлювати власний набір команд для реалізації конкретних задач.

Жорстке управління застосовується, як правило, в однокристальних і багатокристальних МП.

  1.   За можливістю переривань виконуваної програми:
  2.  Однорівнева система;
  3.  Багаторівнева система.

У багаторівневих системах переривань дозволяється переривання переривань. Ці системи використовуються в МП, що працюють у реальному масштабі часу.

Промисловістю використовується мікропроцесорні ВІС трьох класів:

  1.  Секційні МП з нарощуваною розрядністю і мікропрограмним управлінням.
  2.  Однокристальні МП з фіксованою розрядністю і жорстким управлінням.
  3.  Однокристальні мікро-ЕОМ, в яких крім МП міститься ЗП невеликою якості.

МП доповнюються ВІС для зберігання, вводу-виводу даних, управління і синхронізації, спряження інтерфейсів, сумісних за архітектурою, конструктивному виконанню і параметрах. Такі набори називаються мікропроцесорними комплектами МПК.

9.3.Принципи управління і функціонування МП

Принципи управління

МП можна представити у вигляді деякого послідовнісного цифрового пристрою (ПЦП), який складається з двох частин: операційної і управляючої.

Управляючий пристрій

Операційний пристрій

Вхідні дані

сигнали

управління

Зовн. сигнал

Вихідні дані

Процес функціонування операційного ПЦП складається з послідовності елементарних дій в його вузлах. Такими діями є:

  1.  Встановлення регістра в деякий стан;
  2.  Інвертування вмісту розрядів регістра;
  3.  Передача інформації від одного вузла до іншого (наприклад з регістра в регістр);
  4.  Зсув інформації у вузлі вліво або вправо;
  5.  Логічні порозрядні операції;
  6.  Перевірка умов і т.д.

Ці дії виконуються під дією сигналів управляючого пристрою.

Такі елементарні акти перетворення інформації виконуються за один такт сигналів синхронізації і називаються мікроопераціями. За один такт сигналів синхронізації можуть виконуватися декілька мікрооперацій.

Сукупність одночасно виконуваних операцій за один такт має поняття мікрокоманда, а весь набір різних мікрокоманд називається мікропрограмою.

Оскільки управляючий пристрій визначає послідовність виконання мікрооперацій (мікрокоманд), він називається мікропрограмним автоматом. Формування управляючих сигналів для виконання деяких мікрокоманд  може вимагати врахування станів вузлів операційного пристрою або зовнішніх сигналів.

Для побудови мікропрограмного автомата (управляючого пристрою) використовується принципи схемної  і програмованої логіки.

При схемній логіці кожній операції відповідає свій набір логічних схем, які виробляють сигнали управління для виконання мікрооперацій в певні моменти часу. При цьому способі мікрооперації реалізуються за рахунок постійно з’єднаних між собою логічних схем, тому такі МП називаються МП з жорсткою логікою управління.

Це означає, що для МП є важливими набір команд по числу операцій і структура зв‘язків між вузлами, які забезпечують задану послідовність виконання кожної операції.

ПУ

ОЗП

Дешифратор

ПУ операції 1

ПУ операції К

ПУ операції 2

ОЗП

Вихідні дані

Вхідні дані

Кожній виконуваній в МП операції відповідає команда. Команда поступає з ОЗП і за допомогою дешифратора команд в ПУ її код перетворюється в сигнали, які виконують відповідні вузли управління процесом виконання операції.

Недолік МП з жорсткою логікою управління: практична неможливість зміни в системі команд після виготовлення МП. Це призводить до вузької спеціалізації ВІС, що знижує серійність випуску і здорожчує їх виробництво.

Перевага: забезпечує найвищу швидкодію при заданій технології виготовлення.

При реалізації принципу програмованої логіки кодові комбінації сигналів управління представляються у вигляді кодів мікрокоманд, які зберігаються в керуючій пам‘яті (КП). При виконанні деякої операції з КП вибирається мікрокоманда і видається у вигляді сукупності сигналів управління в операційний пристрій (ОП).

ПУ

КП

БМУ

ОП

Сигнал управління

Адреса умовного переходу

Команда з ОЗП

В КП для кожної операції зберігається своя мікропрограма. З ОЗП вибирається команда, за допомогою якої визначається відповідна їй мікропрограма в КП. Мікрокоманди знайденої мікропрограми послідовно зчитуються і подаються в ОП. У результаті реалізується операція, визначена даною командою.

Такий спосіб реалізації операції називається мікропрограмним, а МП – МП з програмованою логікою.

Структура мікрокоманд (МК):

Поле адреси

Поле умовних переходів

Поле сигналів управління

По вмісту поля адреси визначається адреса наступної МК

У полі умовних переходів вказується наявність безумовного або умовного переходу, а у випадку умовного переходу відзначаються умови визначення адреси наступної МК.

Поле сигналів управління служить для організації функціонування ОП.

Команда, що поступає з ЗП використовується для визначення за допомогою блоку мікропрограмного управління (БМУ) адреси першої МК тої мікропрограми, яка реалізує задану командою операцію.

Адреса наступних МК визначається БМУ наступним чином

У МК передбачене поле адреси, яке містить адресу чергової МК. У випадку умовного переходу один з розрядів поля умовних переходів відводиться для визначення виду переходу (наприклад 0 – безумовний перехід, 1 – умовний перехід).

Для кожної умови відводиться розряд, який визначає участь даної умови у визначенні адреси. В залежності від умови утворюються дві відмінні за молодшим розрядом адреси, і чергова МК зчитується з тої чи іншої комірки КП. В результаті маємо розгалуження на два напрями. Таким чином МК може бути розбита на дві.

Недоліки принципу: зниження швидкодії МП через збільшення числа тактових періодів реалізації мікропрограми.

Переваги: можливість гнучкої зміни набору команд в МП за допомогою сукупності мікропрограм, які реалізують ці команди.

9.4.  Структура і типи команд

Обробка інформації і функціонування МП забезпечується програмним управлінням.

Програма записується в ОЗП у вигляді послідовності команд.

Кожна команда визначає вид операції, яка використовується у даному циклі роботи; адреси слів, що приймають участь у операції; місце розташування результату операції; адресу розміщення наступної команди.

Через малу розрядність МП таку об‘ємну інформацію важко задати за допомогою  тільки одного слова. Проблема вибору формату команди і кодування полів команд у МП мають особливе значення. Гнучкість МП  і його ефективність визначається числом команд і повнотою системи команд, засобами і способами адресації, можливостями організації розгалужених обчислювальних процесів. Зі збільшенням розрядності команди зростають і можливості МП. Обмежена розрядність команди створює суттєві труднощі у розміщенні інформації про хід операції і метод адресації даних. Тому в систему команд вводяться операції з подвоєною розрядністю, а також команди зі змінною розрядністю.

Крім поля коду операції і кодів адрес даних команда повинна містити поле признаків з вказанням способів адресації.

Способи адресації визначають механізм формування прямої адреси пам‘яті по полю адреси і полю признаків  адресації.

Гнучкість системи команд у значній мірі визначається різноманітністю способів адресації. Вибір системи команд є дуже складним завданням при побудові МП.

Команди класифікуються за:

  1.  Функціональним призначенням;
  2.  Числом адрес;
  3.  Способом кодування команд;
  4.  Довжиною команди;
  5.  Способом адресації.

За функціональним призначенням розрізняють команди:

  1.  Передачі даних;
  2.  Обробки даних;
  3.  Передачі управління;
  4.  Додаткові команди.

Команди передачі даних складаються з підгруп команд:

  1.  Передачі кодів між регістрами МП;
  2.  Пересилки кодів між МП і ОЗП;
  3.  Передачі кодів між МП і зовнішніми пристроями.

Команди обробки даних поділяються на:

  1.  Арифметичні;
  2.  Логічні;
  3.  Команди зсуву.

Команди передачі управління використовуються для вивчення природнього порядку слідування команд і організації циклічних ділянок в програмах. Серед них команди:

  1.  Безумовного;
  2.  Умовного переходу.

Додаткові команди використовуються для:

  1.  Зупинки програми;
  2.  Початкової установки апаратних засобів;
  3.  Реалізації очікування.

За числом адрес команди:

  1.  0-адресні;
  2.  одноадресні;
  3.  двоадресні;
  4.  багатоадресні.

За способом кодування команди:

  1.  З фіксованим;
  2.  З розшируючимся полем коду операції.

За довжиною команди: в одне, два, три слова.

9.5.  Способи адресації інформації

Механізм адресації в значній мірі впливає на ефективність обробки інформації в МП.

Для долання обмежень через малу розрядність слів команд використовуються різноманітні способи адресації, які дозволяють визначити повну адресу пам‘яті меншим числом бітів, вичисляти адреси під час обробки, вичисляти адреси даних відносно позиції команди таким чином, що можна завантажувати програму в будь-яку область пам’яті без змін адрес в програмі.

Існує дві групи способів адресації:

  1.  Способи, в яких виконавча адреса визначається одним значенням коду в команді:

Це адресації:

  1.  Пряма – код адреси в команді є виконавчою адресою звертання до пам‘яті;
  2.  Регістрова – оброблюване слово (операнд) міститься в одному з регістрів МП;
  3.  Опосередкована регістрова – опосередкована адреса вибирається з внутрішнього регістра МП;
  4.  Безпосередня – при цій команді операнд задається в команді;
  5.  Автоінкрементна – основана на обчисленні виконавчої адреси так, як при регістровії опосередкованій, а далі здійснюється збільшення регістру на деяку константу;
  6.  Автодекрементна – при ній спочатку з вмісту регістра віднімається константа, а далі отриманий результат використовується в якості виконавчої адреси.

Сумісне використання автоінкрементної і автодекрементної адресації забезпечує застосування будь-якого регістра в якості стека.

  1.  Друга група способів адресації, в яких використовується вміст адресної частини команди і кількох регістрів для формування виконавчої адреси.

Це адресації:

  1.  Сторінкова;
  2.  Індексна;
  3.  Відносна.

При сторінковій адресації пам’ять розбивається на кілька сторінок однакової довжини. Адресація сторінок здійснюється за допомогою регістра сторінок, а адресація комірок пам‘яті в межах сторінки – адресою в команді. Номери всіх сторінок знаходяться у таблиці сторінок, яка є нульовою сторінкою.

Індексна адресація використовується при звертанні до масивів слів і таблиць. Для утворення виконавчої адреси до адресної частини команд додається зміщення (індекс) з регістру, який називається індексний. Вміст індексного регістра можна змінювати; це дозволяє змінювати виконавчу адресу без модифікації адресної частини команд.

При відносній адресації виконавча адреса утворюється сумуванням базової адреси з адресою команди. В якості базової адреси використовується вміст програмного лічильника. Така адресація дозволяє будувати вільно зміщувані в пам‘яті програми.

9.6. Організація переривань роботи МП

При обміні даними МП з великою кількістю асинхронно працюючих зовнішніх пристроїв необхідною є реалізація механізму переривань по сигналах запитів зовнішніх пристроїв.

Всі МП мають окремі виводи для вводу і виводу сигналів при визначенні запитів і задоволення запитів на переривання.

Сигнали запитів переривань біжучої програми поступають в довільний момент часу. Тому МП повинен закінчити виконання біжучої мікрокоманди або команди і тільки після цього приступити до задоволення запиту. При цьому проміжні результати роботи МП по програмі повинні бути зафіксовані в регістрах і передані на зберігання в пам’ять. Після задоволення запиту і обробки переривання зафіксовані в пам‘яті проміжні результати повинні бути повернені назад в регістри МП.

Такий порядок реалізації процесу переривання дає можливість переходити від програми до підпрограми обробкою переривань і назад без втрати проміжної інформації і без порушень процесу обчислень.

Якщо процесор побудований так, що не можна перервати перериваючу програму, то вважається, що МП має нульовий рівень програмного переривання.

Для більшості МП є можливість забезпечувати багаторазове переривання переривань. У цьому випадку формується переривання в межах переривань, що веде до появи послідовності вкладених одна в одну підпрограм. Для зберігання і повернення даних при реалізації переривань використовується стек – це сукупність комірок пам’яті, організованих таким чином,що звертання до списку слів може проходити в процесі, зворотньому до запису. В стеку останнє з записаних слів вважається першим. При задоволенні запиту на переривання біжучої програми здійснюється запис стану робочих регістрів МП в стек, при цьому автоматично додається у вказівник стану  одиниця після кожного запису. Тому за допомогою одної команди «записати стан в стек» здійснюється зчитування регістрів і зберігання вмісту в стеку.

Відновлення також здійснюється автоматично по команді «відновити стан перерваної програми», яка ставиться останньою у підпрограмі переривань.

Запити переривань у більшості МП поділяються на:

  1.  Немасковані;
  2.  Масковані.

Немасковані запити на переривання реалізуються апаратно поза програмним контролем і не керуються програмою. Вони мають найвищий пріоритет, виконуються раніше інших запитів на переривання. Прикладами їх є переривання від схем живлення, схем контролю вірності передачі даних.

Масковані запити на переривання керуються командами програми і забезпечують можливість гнучкого управління обчислювальними процесами.

9.7. Організація вводу-виводу даних

Способи обміну даними між МП і іншими пристроями.

1.Програмний обмін – МП за командами умовного переходу визначає програмним методом чи готовий зовнішній пристрій до виконання операції вводу-виводу до початку передачі даних. МП зчитує інформацію про стан готовності зовнішнього пристрою, передає її у внутрішній регістр і на основі аналізу результату приймає рішення про готовність пристрою. При цьому МП знаходиться у режимі програмного очікування готовності зовнішнього пристрою, виконуючи відповідну підпрограму. Після виявлення готовності МП передає дані і далі приступає до продовження основної програми.

2. При обміні даними за сигналами переривання роботи МП від зовнішніх пристроїв, останні самі є ініціаторами обміну. МП працює паралельно з зовнішніми пристроями по основній програмі і не здійснює аналіз стану зовнішніх пристроїв. При готовності до обміну від якогось зовнішнього пристрою МП завершує біжучу операцію, передає на зберігання в пам’ять всю інформацію і переходить до підпрограми обслуговування переривання. Основною частиною цієї підпрограми є команда обміну даними між МП і зовнішніми пристроями. В кінці підпрограми виконується підпрограма  повернення до основної програми.

3. При обміні даними в каналі прямого доступу дані пересилаються від зовнішнього пристрою в пам’ять, минаючи МП. При цьому вводиться спеціальний контролер прямого доступу в пам’ять, який бере на себе управління передачею без МП. Засоби каналу прямого доступу під’єднуються паралельно МП.

Розділ єдиного інформаційного каналу між МП і каналом прямого доступу здіснюєтсья через використання трьохрівневого стану інформаційних шин МП.

Під час передачі інформації по каналу прямого доступу МП приводить вихідні схеми управління шинами даних, адреси управління у високоомний стан і тим самим ізолюється від іншої частини системи.

9.8.  Команди МП

Що таке набір команд?!

Команда МП – це таке двійкове слово, яке будучи прочитаним МП-ром, завставляє його виконати певні дії.

Інші, відмінні від команд двійкові слова, подібних дій у МП викликати не можуть.

Більшість команд здійснюють пересилання та обробку даних, розташованих в пам‘яті або в одному з регістрів МП. Декілька команд призначені для керування деякими допоміжними функціями МП, що підтримують необхідний режим його роботи. Набір команд – це всі команди МП.

Довжина команди співпадає з довжиною слова даних. Так довжина слова команди 8-ми розрядного МП = 8 біт, а 16-ти розрядного МП – 16 біт. Але команди можуть мати довжину одного, двох або трьох слів. Так довжина команди 8-ми розрядного МП може бути рівною 8-ми, 16-ти або 24 бітам.

Для виконання команда посилається у регістр команд, дешифратор і схеми управління, де вона ідентифікується, в результаті чого формуються сигнали, які направляються в інші частини МП. За допомогою цих сигналів виконуються операції, які задаються командою.

МП завантажує команду в регістр команд на протязі циклу вибірки. На протязі наступного за ним циклу виконання МП декодує команду і створює сигнали управління процесом виконання операції цієї команди.

Мнемонічна форма запису команд

8-ми і 16-бітові команди складно запам‘ятати  і ототожнювати їх з фактичним призначенням.

Тому застосовується скорочений запис назви команди шляхом мнемонічного позначення. Для цього зазвичай використовується три букви назви операції, виконуваної командою, наприклад:

AND – логічне і;

DEC – декремент (накопичення від’ємне);

CLA (clear) – команда очищення;

NOPnooperation (нема операції);

MOV (move) – пересилання;

HLT (halt) – зупинка;

INCінкремент (накопичення додатнє);

ADD – сумування;

CLAAочищення акумулятора А (у випадку двох акумуляторів в МП);

CLABочищення акумулятора B (у випадку двох акумуляторів в МП).

Тут А і В – адреси місцезнаходження оброблених даних.

Якщо команда оперує числовими даними або адресами областей пам‘яті, то доцільно використання чисел в адресній частині команди.

Наприклад, код операції з мнемонічною назвою JMP (jump) – перехід вимагає вказання адреси переходу. Так JMP 177756, де адреса виражена 6-ти розрядним вісімковим числом, двійковий еквівалент  якого 1111 1111 1110 11102 є адресою області пам’яті. Мнемонічне позначення коду операції  JMP легше запам’ятати ніж його вісімковий еквівалент 3038.

Суміщенням скороченого буквенного позначення коду операції з числовою формою запису адреси є одною з найзручніших форм запису команди. Ця форма запису є складовою частиною команди при використанні мови ассемблера. Програма ассемблера перетворює мнемонічне позначення кодів операції у відповідні двійкові еквіваленти.

9.9.Способи адресації даних

  1.  Неявна адресація

Однобайтова команда 8-ми розрядного МП – це одна з 256 можливих комбінацій 8 біт, які утворюють машинне слово (байт). Якщо МП має пам’ять 64 кБайт, то необхідний доступ до 65536 областей пам’яті.  Тому адресна частина команди повинна бути більшою тої, яка може надати 1-байтова команда. Окрім того, в команді завжди повинен бути вказаний код операції.

Яким тоді чином можна використати 1-байтову команду для адресації до даних? Відповідь: 1-байтові команди не адресуються до даних, розташованих в пам’яті; вони керують даними, завантаженими в регістр, регістрову пару, або даними, що зберігаються в області пам’яті, адреса якої знаходиться в регістровій парі.

Наприклад, 1-байтова команда пересилання даних з регістру А в регістр В складається з коду операції; адреси джерела даних (регістр А) і адреси приймача (отримувача) даних (регістр В).

07

16

05

04

03

12

11

10

Код операції

Адреса PrB

Адреса PrA

Команди з неявною адресацією найбільш швидкодіючі, бо МП витрачає на їх виконання лише 2 мікроцикли: операцію вибору і операцію виконання.

  1.  Безпосередня адресація

Код операції розташовується в першому байті. За кодом операції йдуть дані, які займають 1 або 2 байти. Ці дані беруться не з пам’яті, їх надає машині програміст при запису команди. Таким чином, при цьому не є необхідним вказання адреси пам’яті, необхідним є лише код операції, після якого записуються дані

Наприклад, необхідно завантажити акумулятор 8-ми розрядним двійковим числом. Таке завантаження здійснюється при кожному виконанні програми. Вказану програму можна реалізувати командою, код операції якої вказує мікропроцесору завантажити в акумулятор дані довжиною 1 байт, які йдуть безпосередньо за кодом операції.

  1.  Пряма адресація

Тут команди можуть мати довжину, яка дорівнює 2 або 3 байти.

1-й байт – код операції

2-й байт і якщо є 3-й – для адреси.

Адреса вказує область пам’яті, в якій знаходяться дані, що піддаються обробці. Використання 2-го і 3-го байтів команди дозволяє адресуватися до будь якої з 65536 областей пам’яті.

Тільки при прямій адресації явним чином задається адреса необхідних даних.

Приклад. Записати вміст акумулятора в пам’ять по адресі 000Е16.

Завантаження акумулятора пряме

0016

16

1 байт

2 байт

3 байт

  1.  Опосередкована регістрова адресація

Реалізується командами довжиною в одне слово. Містить код операції і номер регістру, вміст якого – адреса місцезнаходження даних в пам’яті.

Ця адресація зручна при звертанні до часто використовуваних областей пам’яті і особливо в тих випадках, коли дані організовані у вигляді деякого списку або файлу (набору).

Інакше кажучи, використання опосередкованої адресації дає найбільший ефект при запису і читанні слідуючих одна за одною областей пам’яті.

 

Список літератури

  1.  Рицар Б.Є. Цифрова техніка. – К.:НМК ВО, 1991. – 371с.
  2.  Дурняк Б.В., Стребко І.Т., Тітов Г.Н., Тимченко О.В. Основи проектування цифрових логічних пристроїв: Навчальний посібник. – Львів: Вид-во Української академії друкарства, 2006. – 272с.
  3.  Лебедєв О.М., Ладик О.І. Цифрова техніка:Навч.посіб. /За ред. М.Ю.Ільченка. – К.: ІВЦ  «Видавництво «Політехніка», 2004. – 320с.
  4.  Лебедєв О.М.. Сидоров О.М., Ладик О.І. Цифрові пристрої для засобів телекомунікацій / За ред. М.Ю.Ільченка. – К.: КВІУЗ, 1999. – 182с.
  5.  Гилмор Ч. Введение в микропроцессорнуютехнику. – М.: Мир, 1984. – 334с.
  6.  Костинюк Л.Д.,  Паранчук Я.С., Щур І.З. Мікропроцесорні засоби та системи – Львів: Вид-во НУ «Львівська політехніка», 2002. – 200с.
  7.  Справочник по устройствамцифровойобработкиинформации /Н.А.Виноградов и др. –К: Техника, 1988. -  415с.
  8.  Справочник по цифровойсхемотехнике  /В.И.Зубчук, В.П.Сигорский, А.Н. Шкуро. – К.: Техника, 1990. – 448с.


 

А также другие работы, которые могут Вас заинтересовать

20156. Классификация КИМ и область применения 74 KB
  1 Ручной трехкоординатный прибор ОУ отсчетное устройство; ЦПМ принтер Все операции связанные с измерением детали на ручном типе КИМ выполняются оператором вручную. Типичными операциями для такого типа машин являются: измерение межцентровых расстояний; определение расстояний между плоскостями; определение координат точек плавных криволинейных поверхностей и др. В настоящее время такой тип машин практически не выпускается. КИМ данного типа обеспечивают высокую точность измерения но обладают низкой производительностью поэтому не нашли...
20157. Узлы координатных перемещений и измерительные преобразователи КИМ 33.5 KB
  Трехкоординатные измерительные приборы предназначены для измерения и контроля размеров корпусных деталей блоки цилиндров корпуса насосов для контроля штампов прессформ для подготовки программ к станкам с ЧПУ. Измерительные системы координатных перемещений предназначены для отсчета перемещения подвижных узлов ТИП при измерении координат точек. Подавляющее большинство ТИП до 80 оснащено фотоэлектрическими измерительными системами имеющими растровые измерительные линейки штриховые меры.
20158. Устройства взаимодействия с измеряемой деталью КИМ 221.5 KB
  Три группы устройств: жесткие щупы; щуповые головки; оптические и проекционнооптические устройства. Щуповые головки являются одним из основных узлов и они в равной степени с измерительным преобразователем и узлами координатных перемещений участвуют в измерении координат точек и определяют точность универсальность и производительность КИМ. Щуповые головки дают возможность автоматизировать процесс измерения на КИМах. Все щуповые головки по принципу функционирования подразделяются на 2е большие группы: щуповые головки нулевыеголовки...
20159. Приборы для измерения угловых величин. Автоколлиматоры. Гоннометры. ОДГ 308 KB
  Изображение секундной и минутной шкал наблюдается с помощью окуляра 6 через полупентопризму 13 которая из мнимого изображения делает действительное. Неподвижный узел – сетка с минутной шкалой и указателем секундной шкалы. Изображение марки отразившись от зеркала 1 попадает между штрихами минутной шкалы и в процессе измерения его совмещают с ближайшим штрихом минутной шкалы. Смещение Δ измеряется по секундной шкале жестко связанной с линзой относительно указателя на минутной шкале и т.
20160. Приборы для измерения угловых величин. Уровни. Квадранты 480 KB
  Преобразователи угловых перемещений. Преобразователи угловых перемещений. непосредственное измерение углов в угловых величинах по угловым шкалам.
20161. Механические и гидростатические приборы при измерении отклонений от прямолинейности и плоскостности 1.31 MB
  Для более точной оценки просвета используют образец просвета рис. Рис.1 Рис.2 На рис.
20162. Оптико-механические и оптические приборы при измерении отклонений от прямолинейности и плоскостности 393 KB
  При проверке автоколлимационным и коллимационным методами измеряют углы наклона последовательно расположенных участков равных шагу измерения по отношению к исходной прямой заданной оптической осью трубы. Сущность метода визирования заключается в измерении расстояния от проверяемой поверхности до оптической оси зрительной трубы. Визирную ось зрительной трубы устанавливают параллельной прямой проходящей через крайние точки проверяемой поверхности при этом отсчёты в крайних точках должны быть одинаковыми. Этот недостаток можно устранить...
20163. Средства измерения отклонения форм цилиндрических поверхностей 94.5 KB
  К отклонениям формы цилиндрических поверхностей относятся: о отклонение от цилиндричности ; о отклонение от круглости ; = отклонения профиля продольного сечения. f φ 2π = f φ Для анализа отклонения профиля поперечного сечения можно использовать совокупность гармонических составляющих определяемых спектром фазовых углов и спектром амплитуд т. R=f φ х; Для аналитического изображения профиля поперечного сечения пользуются разложением функции погрешностей профиля в ряд Фурье: R0 – R = ∆ = f φ fφ=C0 2 ∑Ck coskφ φ0...
20164. Создание удаленных представлений 827 KB
  При создании системы обработки данных не всегда удается обеспечить их хранение в едином формате. Часто возникает необходимость использования данных из уже работающих приложений ктороые написаны не на VFP. Удаленное представление работает на основе соединения которое используя технологию Open Database Connectivity ODBC описывает условия передачи данных.1 Окно диалога Select connection or Available DataSource В списке перечислены соединения определенные в текущей базе данных.