37611

Описание и моделирование регулярных (систолических) схем

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Необходимо спроектировать VHDL-модель заданного устройства одним из указанных способов согласно требованиям, сформулированным к каждому варианту задания, разработать тестирующие воздействия и выполнить моделирование работы устройства.

Русский

2013-09-24

289.5 KB

35 чел.

                                                 Лабораторная работа № 9    Шеков Н.В.

Вариант 18

 

Описание и моделирование регулярных (систолических) схем

 

Цель работы: Изучить возможности языка VHDL и пакета ActiveHDL для описания и

моделирования регулярных схем.

 

 

1  Общая постановка задачи

 

1.1 Необходимо спроектировать VHDL-модель заданного устройства одним из указанных

способов  согласно  требованиям,  сформулированным  к  каждому  варианту  задания,

разработать тестирующие воздействия и выполнить моделирование работы устройства.  

1.2  Часть  методических  указаний  к  выполнению  лабораторной  работы  описаны

индивидуально к каждому варианту задания.

 

2 Порядок выполнения работы

 

2.1 Спроектировать VHDL-модель заданного устройства одним из двух способов согласно

требованиям,  сформулированным  к  варианту  задания.  Способ  реализации  проекта

указывает преподаватель при выдаче номера варианта задания. Описание схемы вторым

способом выполнить факультативно.

2.2  Разработать  тестирующие  воздействия  и  выполнить  моделирование  работы

устройства.

2.3  Разработать  графическую  схему  устройства,  получить  её  код  на  языке  VHDL  и

выполнить моделирование при тестовых воздействиях, разработанных в п.2.2. Сравнить

результаты с эпюрами, полученными в п.2.2.

 

 

3 Требования по оформлению отчёта

 

Отчет должен удовлетворять следующим требованиям и содержать:

 

3.1 Исходную схему согласно варианта.  

3.2 VHDL-коды  элементов и всей схемы.

 Тексты программ должны быть в отдельных файлах и содержать комментарии:

   Разработка аdd_1

---------------------------------------------------------------------------------------------------

--

-- Title       : add1_enity

-- Design      : lab9

-- Author      :

-- Company     :

--

---------------------------------------------------------------------------------------------------

--

-- File        : add1_create.vhd

-- Generated   : Thu Apr 18 12:42:49 2013

-- From        : interface description file

-- By          : Itf2Vhdl ver. 1.20

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

--{{ Section below this comment is automatically maintained

--   and may be overwritten

--{entity {add1_enity} architecture {add1_body}}

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity add1_enity is

 port(

 b1 : in STD_LOGIC;

      b2 : in STD_LOGIC;

      c1 : out STD_LOGIC;

      s1 : out STD_LOGIC

     );

end add1_enity;

--}} End of automatically maintained section

architecture add1_body of add1_enity is

begin

s1 <= (b1 and (not b2)) or ((not b1) and (b2));

   c1 <= (b1 and b2);

end add1_body;

разработка add2:

---------------------------------------------------------------------------------------------------

--

-- Title       : add2_entity

-- Design      : lab9

-- Author      :

-- Company     :

--

---------------------------------------------------------------------------------------------------

--

-- File        : add2_create.vhd

-- Generated   : Thu Apr 18 12:44:53 2013

-- From        : interface description file

-- By          : Itf2Vhdl ver. 1.20

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

--{{ Section below this comment is automatically maintained

--   and may be overwritten

--{entity {add2_entity} architecture {add2_body}}

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity add2_entity is

 port(

  c1 : in STD_LOGIC;

  a1 : in STD_LOGIC;

  a2 : in STD_LOGIC;

  s2 : out STD_LOGIC;

  c2 : out STD_LOGIC

     );

end add2_entity;

--}} End of automatically maintained section

architecture add2_body of add2_entity is

begin

s2 <= ((not c1) and (not a1 ) and a2 ) or

     ((not c1) and  a1 and (not a2)) or

      ( c1 and (not a1)and (not a2) ) or

      (a1 and a2 and c1);

c2 <= (a1 and c1) or (a2 and c1) or (a1 and a2 );

end add2_body;

разработка adder:

---------------------------------------------------------------------------------------------------

--

-- Title       : add2_entity

-- Design      : lab9

-- Author      :

-- Company     :

--

---------------------------------------------------------------------------------------------------

--

-- File        : add2_create.vhd

-- Generated   : Thu Apr 18 12:44:53 2013

-- From        : interface description file

-- By          : Itf2Vhdl ver. 1.20

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

--{{ Section below this comment is automatically maintained

--   and may be overwritten

--{entity {add2_entity} architecture {add2_body}}

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity add2_entity is

 port(

  c1 : in STD_LOGIC;

  a1 : in STD_LOGIC;

  a2 : in STD_LOGIC;

  s2 : out STD_LOGIC;

  c2 : out STD_LOGIC

     );

end add2_entity;

--}} End of automatically maintained section

architecture add2_body of add2_entity is

begin

s2 <= ((not c1) and (not a1 ) and a2 ) or

     ((not c1) and  a1 and (not a2)) or

      ( c1 and (not a1)and (not a2) ) or

      (a1 and a2 and c1);

c2 <= (a1 and c1) or (a2 and c1) or (a1 and a2 );

end add2_body;

схема adder

схема мультиплексора

разработка add_1 при трех входах и двух выходах

---------------------------------------------------------------------------------------------------

--

-- Title       : pff_entity

-- Design      : lab9

-- Author      :

-- Company     :

--

---------------------------------------------------------------------------------------------------

--

-- File        : pff_create.vhd

-- Generated   : Thu Apr 25 12:48:59 2013

-- From        : interface description file

-- By          : Itf2Vhdl ver. 1.20

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

--{{ Section below this comment is automatically maintained

--   and may be overwritten

--{entity {pff_entity} architecture {pff_body}}

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity pff_enity is

 port(

  a1 : in STD_LOGIC;

  a2 : in STD_LOGIC;

  a3 : in STD_LOGIC;

  p1 : inout STD_LOGIC;

  p2 : out STD_LOGIC

     );

end pff_enity;

--}} End of automatically maintained section

architecture pff_body of pff_enity is

begin

p1 <= ((not a1) and a2) or (a1 and (not (a2)));

p2 <= ((not p1) and a3) or (p1 and (not (a3)));

end pff_body;

Блок 1

схема целиком

3.3 Временные диаграммы, соответствующие разработанным тестам.

таблица истинности

Графическая диаграмма для входов

3.4  Графическую  схему  проектируемого  устройства  и  программный  код,

полученный компиляцией графической схемы.

3.5 Обоснованные выводы по работе.


 

А также другие работы, которые могут Вас заинтересовать

28654. Государственный строй России в начале XVIII в. Образование Российской империи. Реформы центральных органов государственного управления. Сенат. Синод. Коллегии 13.76 KB
  Реформы центральных органов государственного управления. Социальноэкое развитие рост сопротивления крестьянства тяжёлые войны диктовали необхть серьёзных реформ госго аппарат проведение котх привело к созданию централизованной системы органов управления. Претерпела изменения также система местного управления. В губерниях и провинциях было учреждено большое число различных должностных лиц ведавших отдельными вопросами управления.
28655. Реформы Петра I: военная, судебная, губернская и др 15.32 KB
  Император обозначил задачи коте возлагались на полицию: борьба с угой преступтью охрана общго порядка обеспече санитарной и пожарной безопти борьба с нищенством проституцией пьянством азартными играми контроль за соблюдением паспортного выдавались на 3 г режима и ловля беглых и беспаспортных. стало вводиться новое территориальное деление госва: Россия была разделена на 8 губерний по котм расписали все уезды и города. Во главе судебной системы стоял монарх котй решал самые важные госые дела. По его инициативе возникли...
28656. Разложение феодально-крепостнического строя и развитие буржуазных отношений в первой половине XIX в. Изменение в общественном строе 14.26 KB
  Они обладали монопольным правом на владение крепостными людьми. В разви правового положя духва необхо отметить 2 след. было предоставлено право покупать земли. о вольных хлебопашцах помещики получили право отпускать своих крестьян на волю за установленный самими помещиками выкуп.
28657. Кризис феодально-крепостнического строя в России и падение крепостнического права в 60-е гг. XIX в. Развитие капитализма в России 13.14 KB
  Посессионная промсть окончательно показала свою экую несостоятельность в силу чего по инициативе самих заводчиков была перестроена на новый лад. Вотчинная промсть основанная на труде крепостных крестьян также приходила в упадок. В то же время активно развивалась капиталистичя промть купеческая и крестьянская. Рост капиталистой промти в стране требовал все больше и больше свободных рабочих рук.
28658. Крестьянская реформа 1892 г. Личное освобождение крестьян. Земельные наделы. Выкупы. Крестьянское самоуправление. Общественный строй России 2-ой половины XIX в. 15.01 KB
  Для разработки проекта реформы в 1857 г. В губерниях обсуждением проекта реформы занимались дворянские комитеты их предложения обрабатывали редакционные комиссии Я. Текущую деятть по подготовке реформы возглавлял зам. Статус крестьянина последовательно менялся в ходе осущния реформы: первоначально помещик сохранял право собстти на земли полученные крестьянами в резте реформы за коте последние меннообязанными и фактически зависели от помещика.
28659. Буржуазные реформы 60-70-х гг. XIX в.: земская, городская, судебная, финансовая и военная 15.05 KB
  Земская реформа. В 1864 г. были изданы Положения о губернских и уездных земских учреждениях. Роль распоряди-х органов вып-ли губернские и уездные земские собрания, члены кот-х избирались по 3м избирательным куриям: к 1й относились уездные помещики, крупные торговцы и промышленники
28661. Революционная ситуация 1879-1881 гг. Крепостническая реакция и контрреформы 80-90-х гг. XIX в. 14.17 KB
  Дознание по таким делам осуществлялось корпусом жандармов. все наиболее важные дела по политим преступлениям стали рассмся Особым присутствием сената с участием сословных представителей. из компетенции суда присяжных были выведены дела о печати в 1874 г. из ведения общих судов дела о противозаконных сообществах и участии в них в 1878 г.
28662. Предмет и метод истории и права России 12.37 KB
  История государства и права России изучает политические и правовые институты существовавшие в процессе исторического развития Российского государства. История государства и права России рассматривает конкретные политические и правовые явления прежде всего фактический материал для установления закономерностей общих поступательных тенденций развития российского государства и права. В этом история государства и права неразрывно связана и с общей историей России и с теорией государства и права. Отличия состоят в том что история изучает более...