37611

Описание и моделирование регулярных (систолических) схем

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Необходимо спроектировать VHDL-модель заданного устройства одним из указанных способов согласно требованиям, сформулированным к каждому варианту задания, разработать тестирующие воздействия и выполнить моделирование работы устройства.

Русский

2013-09-24

289.5 KB

49 чел.

                                                 Лабораторная работа № 9    Шеков Н.В.

Вариант 18

 

Описание и моделирование регулярных (систолических) схем

 

Цель работы: Изучить возможности языка VHDL и пакета ActiveHDL для описания и

моделирования регулярных схем.

 

 

1  Общая постановка задачи

 

1.1 Необходимо спроектировать VHDL-модель заданного устройства одним из указанных

способов  согласно  требованиям,  сформулированным  к  каждому  варианту  задания,

разработать тестирующие воздействия и выполнить моделирование работы устройства.  

1.2  Часть  методических  указаний  к  выполнению  лабораторной  работы  описаны

индивидуально к каждому варианту задания.

 

2 Порядок выполнения работы

 

2.1 Спроектировать VHDL-модель заданного устройства одним из двух способов согласно

требованиям,  сформулированным  к  варианту  задания.  Способ  реализации  проекта

указывает преподаватель при выдаче номера варианта задания. Описание схемы вторым

способом выполнить факультативно.

2.2  Разработать  тестирующие  воздействия  и  выполнить  моделирование  работы

устройства.

2.3  Разработать  графическую  схему  устройства,  получить  её  код  на  языке  VHDL  и

выполнить моделирование при тестовых воздействиях, разработанных в п.2.2. Сравнить

результаты с эпюрами, полученными в п.2.2.

 

 

3 Требования по оформлению отчёта

 

Отчет должен удовлетворять следующим требованиям и содержать:

 

3.1 Исходную схему согласно варианта.  

3.2 VHDL-коды  элементов и всей схемы.

 Тексты программ должны быть в отдельных файлах и содержать комментарии:

   Разработка аdd_1

---------------------------------------------------------------------------------------------------

--

-- Title       : add1_enity

-- Design      : lab9

-- Author      :

-- Company     :

--

---------------------------------------------------------------------------------------------------

--

-- File        : add1_create.vhd

-- Generated   : Thu Apr 18 12:42:49 2013

-- From        : interface description file

-- By          : Itf2Vhdl ver. 1.20

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

--{{ Section below this comment is automatically maintained

--   and may be overwritten

--{entity {add1_enity} architecture {add1_body}}

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity add1_enity is

 port(

 b1 : in STD_LOGIC;

      b2 : in STD_LOGIC;

      c1 : out STD_LOGIC;

      s1 : out STD_LOGIC

     );

end add1_enity;

--}} End of automatically maintained section

architecture add1_body of add1_enity is

begin

s1 <= (b1 and (not b2)) or ((not b1) and (b2));

   c1 <= (b1 and b2);

end add1_body;

разработка add2:

---------------------------------------------------------------------------------------------------

--

-- Title       : add2_entity

-- Design      : lab9

-- Author      :

-- Company     :

--

---------------------------------------------------------------------------------------------------

--

-- File        : add2_create.vhd

-- Generated   : Thu Apr 18 12:44:53 2013

-- From        : interface description file

-- By          : Itf2Vhdl ver. 1.20

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

--{{ Section below this comment is automatically maintained

--   and may be overwritten

--{entity {add2_entity} architecture {add2_body}}

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity add2_entity is

 port(

  c1 : in STD_LOGIC;

  a1 : in STD_LOGIC;

  a2 : in STD_LOGIC;

  s2 : out STD_LOGIC;

  c2 : out STD_LOGIC

     );

end add2_entity;

--}} End of automatically maintained section

architecture add2_body of add2_entity is

begin

s2 <= ((not c1) and (not a1 ) and a2 ) or

     ((not c1) and  a1 and (not a2)) or

      ( c1 and (not a1)and (not a2) ) or

      (a1 and a2 and c1);

c2 <= (a1 and c1) or (a2 and c1) or (a1 and a2 );

end add2_body;

разработка adder:

---------------------------------------------------------------------------------------------------

--

-- Title       : add2_entity

-- Design      : lab9

-- Author      :

-- Company     :

--

---------------------------------------------------------------------------------------------------

--

-- File        : add2_create.vhd

-- Generated   : Thu Apr 18 12:44:53 2013

-- From        : interface description file

-- By          : Itf2Vhdl ver. 1.20

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

--{{ Section below this comment is automatically maintained

--   and may be overwritten

--{entity {add2_entity} architecture {add2_body}}

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity add2_entity is

 port(

  c1 : in STD_LOGIC;

  a1 : in STD_LOGIC;

  a2 : in STD_LOGIC;

  s2 : out STD_LOGIC;

  c2 : out STD_LOGIC

     );

end add2_entity;

--}} End of automatically maintained section

architecture add2_body of add2_entity is

begin

s2 <= ((not c1) and (not a1 ) and a2 ) or

     ((not c1) and  a1 and (not a2)) or

      ( c1 and (not a1)and (not a2) ) or

      (a1 and a2 and c1);

c2 <= (a1 and c1) or (a2 and c1) or (a1 and a2 );

end add2_body;

схема adder

схема мультиплексора

разработка add_1 при трех входах и двух выходах

---------------------------------------------------------------------------------------------------

--

-- Title       : pff_entity

-- Design      : lab9

-- Author      :

-- Company     :

--

---------------------------------------------------------------------------------------------------

--

-- File        : pff_create.vhd

-- Generated   : Thu Apr 25 12:48:59 2013

-- From        : interface description file

-- By          : Itf2Vhdl ver. 1.20

--

---------------------------------------------------------------------------------------------------

--

-- Description :

--

---------------------------------------------------------------------------------------------------

--{{ Section below this comment is automatically maintained

--   and may be overwritten

--{entity {pff_entity} architecture {pff_body}}

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity pff_enity is

 port(

  a1 : in STD_LOGIC;

  a2 : in STD_LOGIC;

  a3 : in STD_LOGIC;

  p1 : inout STD_LOGIC;

  p2 : out STD_LOGIC

     );

end pff_enity;

--}} End of automatically maintained section

architecture pff_body of pff_enity is

begin

p1 <= ((not a1) and a2) or (a1 and (not (a2)));

p2 <= ((not p1) and a3) or (p1 and (not (a3)));

end pff_body;

Блок 1

схема целиком

3.3 Временные диаграммы, соответствующие разработанным тестам.

таблица истинности

Графическая диаграмма для входов

3.4  Графическую  схему  проектируемого  устройства  и  программный  код,

полученный компиляцией графической схемы.

3.5 Обоснованные выводы по работе.


 

А также другие работы, которые могут Вас заинтересовать

46239. НОИСТРУНТОРСНИЕ, ИЗМЕРИТЕЛЬНЫЕ И ТЕХНОЛОГИЯ ЕС HUE ВАЗЫ 14.23 KB
  Конструкторская база это база используемая для определения положения детали или сборочной единицы в изделии ГОСТ 21495 76. В обычной практике конструкторской работы конструкторской базой называется поверхность линия или точка детали по отношению к которым определяются на чертеже расчетные положения других деталей или сборочных единиц изделия^ а также других поверхностей и геометрических элементов данной детали. Основной называется конструкторская база принадлежащая дайной детали или сборочной единице...
46240. Структура лексического значения. Функциональный статус составляющих лексическое значение компонентов (денотативное и сигнификативное содержание значения) 14.17 KB
  Прямое значение слова это непосредственная связь между звуковым комплексом и явлением действительности. Ядро лексического значения концептуальное значение: а денотативный аспект выражает отношение содержания слова к предмету который оно означает. б сигнификативный аспект выражает отношение слова к понятию которое стоит за этим словом. г лингвистический аспект определяет место данного слова среди других единиц языка.
46241. Структуры. Действия со структурами. Передача структур в функции 14.1 KB
  Объявление структуры следует рассматривать как объявление типа. В C структуры заключают в себе не только данные но и код и относятся к средствам объектноориентированного программирования. Объявление структуры которая хранит сведения о журнале: название год номер.mgzinmg = { Nture 3 1995;Доступ к элементам структуры осуществляется по составному имени:имя_структуры.
46242. Проявление категории вежливости в русском языке. О социальных аспектах культуры речи 14.09 KB
  Проявление категории вежливости в русском языке. Принципу вежливости и его использованию в речи посвящено немало работ. Например Лакофф формулирует принцип вежливости в виде трех правил: не навязывай своего мнения предоставляй собеседнику возможность выбора будь доброжелательным Цель принципа вежливости поддерживать социальное равновесие и такие социальноречевые отношения которые позволят результативно общаться При выражении вежливости большое значение играет взгляд. Средством выражения вежливости являются также модуляции голоса.
46243. THE STATIVE 14.06 KB
  Unlike such clsses of words s nouns djectives verbs nd dverbs the number of sttives functioning in English is limited. There re bout 30 stble sttives used both in colloquil nd in forml style: frid live like.Semnticlly sttives fll into five groups describing vrious sttes of persons or nonpersons:1.^ From the point of view of their morphologicl composition the clss of sttives is homogeneous tht is ll of them hve specil mrker the prefix : sleep live lone fire etc.
46244. Критический анализ ранних работ Ж.Пиаже. Л.С.Выготский: теоретический, экспериментальный и методологический анализ ранних идей Ж.Пиаже. Ответ Ж.Пиаже Л.С.Выготскому 14.05 KB
  Пиаже считал что детская речь эгоцентрична прежде всего потому что ребёнок говорит лишь со своей точки зрения и не пытается стать на точку зрения собеседника. Выготский писал: Согласно учению Пиаже эгоцентрическая речь ребёнка представляет собой прямое выражение эгоцентризма детской мысли который в свою очередь является компромиссом между изначальным аутизмом детского мышления и постепенной его социализацией что приводит постепенному снижению на нет эгоцентризма. По своей функции эгоцентрическая речь не может быть ничем иным...
46247. Классификация дооржно-ремонтных работ, организация содержания и ремонта дорог 13.87 KB
  Текущий ремонт АД 3.Капитальный ремонт АД Содержание АДкомплекс профилактических работ с учетом сезона выполняемый в течении года по уходу за АД сооружениями и полосой отвода по выявлению и устранению незначительных по объему повреждений и дефектов а также по предотвращению их развития . Состав работ устанавливается по результам обследования фактического состояния дороги или по результату осмотров Текущий ремонт Это комплекс или отдельные виды работ выполняемых с целью предотвращения интенсивного износа покрытий и развития дефектов...