37693

Что такое комбинационный сумматор и где сумматоры используются

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Параллельные многоразрядные сумматоры предназначены для одновременного суммирования двух многоразрядных чисел и характеризуются различными способами передачи сигналов переноса от младших разрядов сумматора к старшим. Принципы построения и работы сумматора вытекают из правил сложения двоичных цифр. Схема сумматора также является регулярной и широко используется в ЭВМ.1 Таблица истинности комбинационного полусумматора Входы Выходы i bi Si Pi 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 Логические зависимости: 1.

Русский

2013-09-25

84.33 KB

32 чел.

  1.  Что такое комбинационный сумматор и где  сумматоры используются?

По времени подачи операндов:

  1.  комбинационные сумматоры - сумматоры на логических элементах, которые действительно каждый раз складывают слагаемые и бит переноса

Комбинационные сумматоры предназначены для выполнения арифметических операций сложения и вычитания над одноразрядными и многоразрядными числами (операндами). Многоразрядный сумматор состоит из одноразрядных, реализующих сложение одноразрядных чисел.

Комбинационные сумматоры благодаря высокому быстродействию применяют в различных устройствах обработки цифровой информации. В частности, на их основе строятся устройства перемножения чисел.

Параллельные многоразрядные сумматоры предназначены для одновременного суммирования двух многоразрядных чисел и характеризуются различными способами передачи сигналов переноса от младших разрядов сумматора к старшим.

Различают параллельные комбинационные сумматоры с последовательным, одновременным и комбинированным переносом. Выбор типа переноса между разрядами суммирующего устройства определяется требованиями к быстродействию.

Принципы построения и работы сумматора вытекают из правил сложения двоичных цифр. Схема сумматора также является регулярной и широко используется в ЭВМ. При сложении одноразрядных двоичных цифр можно выявить закономерности в построении и многоразрядных сумматоров.

Сначала рассмотрим сумматор, обеспечивающий сложение двух двоичных цифр а1 и b1, считая, что переносы из предыдущего разряда не поступают. Этой логике отвечает сложение младших разрядов двоичных чисел. Процесс сложения описывается таблицей истинности (табл. 1.1) и логическими зависимостями (1.2), где Si - функция одноразрядной суммы и рi - функция формирования переноса. Перенос формируется в том случае, когда а1 =1 и b1=1.

Таблица 1.1

Таблица истинности комбинационного полусумматора

Входы

Выходы

ai

bi

Si

Pi

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

 Логические зависимости:

(1.2)

Зависимости (1.2) соответствуют логике работы самого младшего разряда любого сумматора.

Рис.1.2. Структурная схема многоразрядного комбинационного сумматора

  1.  Приведите уравнения, описывающие работу сумматора.

  1.  В чём состоит отличие полусумматора от полного сумматора?

полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (старший разряд);

полные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

Полусумматор — логическая схема имеющая два входа и два выхода. Полусумматор используется для построения двоичных сумматоров. Полусумматор позволяет вычислять сумму A+B, где A и B — это разряды двоичного числа, при этом результатом будут два бита S,C, где S — это бит суммы, а C — бит переноса. Однако, как можно заметить, для построения схемы двоичного сумматора необходимо иметь элемент, который суммирует три бита A,B и C, где C — бит переноса из предыдущего разряда, таким элементом является полный двоичный сумматор, который как правило состоит из двух полусумматоров.

Полусумматор (рис. 3) имеет два входа a и b для двух слагаемых и два выхода: S — сумма, P — перенос. Обозначением полусумматора служат буквы HS (half sum — полусумма). Работу его отражает таблица истинности 2 (табл. 2), а соответствующие уравнения имеют вид:

(5)

Рис. 3

Таблица 2

a

b

P

S

0

0

0

0

0

1

0

1

1

0

0

1

1

1

1

0

Из уравнений (5) следует, что для реализации полусумматора требуется один элемент “исключающее ИЛИ” и один двухвходовый вентиль И (рис. 3б).

Полный одноразрядный двоичный сумматор

Он (рис. 4) имеет три входа: a, b — для двух слагаемых и p — для переноса из предыдущего (более младшего) разряда и два выхода: S — сумма, P — перенос в следующий (более старший) разряд. Обозначением полного двоичного сумматора служат буквы SM. Работу его отражает таблица истинности 3 (табл. 3).

Рис. 4

Таблица 3

№ наб.

a

b

p

P

S

0

0

0

0

0

0

1

0

0

1

0

1

2

0

1

0

0

1

3

0

1

1

1

0

4

1

0

0

0

1

5

1

0

1

1

0

6

1

1

0

1

0

7

1

1

1

1

1

Отметим два момента. Первый: в табл. 2 и 3 выходные сигналы P и S не случайно расположены именно в такой последовательности. Это подчеркивает, что PS рассматривается как двухразрядное двоичное число, например, 1 + 1 = 210 = 102 , то есть P = 1, а S = 0 или 1 + 1 + 1 = 310 = 112, то есть P = 1, а S = 1. Второй: выходные сигналы P и S полного двоичного сумматора относятся к классу самодвойственных функций алгебры логики. Самодвойственными называют функции, инвертирующие своё значение при инвертировании всех переменных, от которых они зависят. Обратите внимание, что P и S для четвертьсумматора и полусумматора не являются самодвойственными функциями!

Уравнения, описывающие работу полного двоичного сумматора, представленные в совершенной дизъюнктивной нормальной форме (СДНФ), имеют вид:

(6)

Уравнение для переноса может быть минимизировано:

P = ab + ap + bp.     (7)

При практическом проектированиии сумматора уравнения (6) и (7) могут быть преобразованы к виду, удобному для реализации на заданных логических элементах с некоторыми ограничениями (по числу логических входов и др.) и удовлетворяющему предъявляемым к сумматору требованиям по быстродействию.

Например, преобразуем уравнения (6) следующим образом:

(8)

Из выражений (8) следует, что полный двоичный сумматор может быть реализован на двух полусумматорах и одном двухвходовом элементе ИЛИ. Соответствующая схема приведена на рис. 5.

Рис. 5

Полусумматор — это логическая цепь, которая вырабатывает сигналы суммы (S) и переноса (С) при сложении двух двоичных чисел a и b.

Из таблицы получим:

S = a¬b + ¬ab
C = ab 

Приведем к виду, удобному для реализации на элементах «ИЛИ-НЕ» (производители интегральных микросхем обычно выпускают несколько логических элементов на одной микросхеме, в частности, широко используется элемент «ИЛИ-НЕ», содержащий в себе несколько элементов OR и несколько элементов NOT):

S = a¬b + ¬ab = ab + ¬a) + ba + ¬b) = ¬¬(ab + ¬a)) + ¬¬(ba + ¬b)) = ¬(¬a + ¬(¬b + ¬a)) + ¬(¬b + ¬(¬a + ¬b))
C = ab = ¬¬(ab) = ¬(¬a + ¬b)

a

b

S

C

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

Исходя из полученных формул, составим схему полусумматора:

Поскольку полусумматор имеет широкое применение и его выпускают в виде отдельной микросхемы, он имеет собственное обозначение:

Составляя дизъюнктивную нормальную форму для полусумматора, мы получили следующие булевы функции:

S = a  b
C = ab 

Следовательно, перенос происходит с помощью функции AND, а выработка сигнала суммы производится элементом XOR. На рисунке показана схема полусумматора, составленная из этих элементов.

Сумматор, в отличие от полусумматора должен воспринимать 3 входных сигнала: 2 слагаемых и сигнал переноса с предыдущего разряда. Сумматором называется операционный узел ЭВМ, выполняющий операцию арифметического сложения двух чисел. Чтобы понять сущность работы комбинационного сумматора, рассмотрим примеры суммирования двух одноразрядных двоичных чисел:

Из приведенных примеров (1–4) видно, что если отсутствует перенос из младшего разряда, то перенос в старший разряд может быть только в одном случае, когда оба числа равны единице. Если же имеется перенос из младшего разряда, то перенос в старший разряд будет всегда, кроме одного случая, когда оба слагаемых равны нулю.

Составим таблицу функционирования:

ai

bi

Ci

Si

Ci+1

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

Схема сумматора может быть реализована на двух полусумматорах, соединенных как указано на схеме. В этой схеме выделим промежуточные сигналы pi, gi, ri. Введем эти сигналы в новую таблицу функционирования. Соответствие работы этой схемы и таблицы функционирования можно проверить перебором всех возможных вариантов.

  1.  От чего зависит быстродействие сумматора?

Быстродействие сумматора при сложении двух n-разрядных чисел характеризуется временем суммирования, которое в наихудшем случае равно
tS=(n-1)tP+tiS
где tis, tP - задержки формирования одноразрядным сумматором суммы и переноса соответственно. Следовательно, сумматоры с последовательным переносом обладают низким быстродействием. С целью повышения быстродействия (сокращения времени сложения) применяются сумматоры с одновременным переносом.

Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединённых цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (i-1)-го разряда.Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени — основная задача при построении параллельных сумматоров.

Для уменьшения времени распространения сигнала переноса применяют: конструктивные решения, когда используют в цепи переноса наиболее быстродействующие элементы; тщательно выполняют монтаж без длинных проводников и паразитных ёмкостных составляющих нагрузки и (наиболее часто) структурные методы ускорения прохождения сигнала переноса.


 

А также другие работы, которые могут Вас заинтересовать

68998. Організація множин, операції над множинами 34.5 KB
  Множина - це невпорядкований набір різних об’єктів однакового типу. У мові Паскаль використовують тільки скінченні множини, причому всі елементи множини повинні бути однакового типу, визначеного в Паскалі. Тип елементів множини називається базовим.
68999. Процедури та функції 53.5 KB
  У математиці за допомогою функцій задають залежності одних величин від інших які називають аргументами. В алгоритмічних мовах розглядають лише функції для яких можна задати алгоритм визначення їхніх значень. Мова Паскаль допускає тільки такі функції значення яких належать до простих типів.
69000. ПОЛЬОВІ ТРАНЗИСТОРИ В РЕЖИМІ ПЕРЕМИКАННЯ 89 KB
  Режим перемикання транзисторного ключа (рис.14.1) залежить від значень напруг на вході UЗВ, живлення ЕС і опору RН, які забезпечують два статичних стану транзистора: вмикнуто (режим насичення) і вимкнуто (режим відсічки). Розглянемо фізичні процеси в транзисторі в стані вимкнуто.
69001. ІНДИКАТОРНІ ЕЛЕКТРОННО-ПРОМЕНЕВІ ПРИЛАДИ 93 KB
  Конструкція та принцип роботи В електронно-променевій трубці ЕПТ електричний сигнал перетворює ться в світловий. Конструкція ЕПТ Під час попадання електричного променю на люмінофор з останнього вибиваються вторинні електрони. ЕПТ поділяються на три групи: осцилографічні індикаторні кінескопи.
69002. Шуми електронних приладів. Фізична природа шумів 186.5 KB
  Шуми або флюктуації є випадковими процесами. Виникають з подачею напруги живлення на електроди елементу. Їх можна прослуховувати через динамік на вході радіоприймача і підсилювача або побачити на екрані осцилог-рафа. Шуми накладаються на корисні сигнали та рівні постійних напруг і струмів живлення...
69003. P-n перехід у стані рівноваги. Утворення електронно-діркового переходу 342.5 KB
  Розглянемо напівпровідник н п який має дві прилеглих області: одна з провідністю nтипу друга – pтипу. Оскільки концентрація дірок у дірковій області pp напівпровідника вище ніж в електронній pn а концентрація електронів у електронній області nn вище ніж у дірковій np між областями буде існувати...
69004. ФІЗИЧНІ ПРОЦЕСИ В р-n ПЕРЕХОДІ ПРИ ДІЇ ЗОВНІШНЬОЇ ЕЛЕКТРИЧНОЇ НАПРУГИ 105.5 KB
  Оскільки концентрація рухомих носіїв заряду в рп переході менша ніж в областях п та р напівпровідника опір рп переходу буде більший ніж опір області п та р тому можна вважати що вся напруга прикладається до рп переходу При дії зовнішньої напруги порушується рівновага між дифузійним і дрейфовим струмами в рп переході...
69005. Фізичні процеси в біполярних транзисторах з декількома p-n переходами 308 KB
  Для забезпечення інжекції вприскування дірок з емітера в базу необхідна пряма емітерна напруга. Це відбувається тому що товщина бази W значно менше дифузійної довжини вільного пробігу дірок LP. Колекторна напруга вибирається зворотною UК тому виникає екстракція втягування дірок із бази...
69006. БУДОВА, ПРИНЦИП РОБОТИ ТА СТАТИЧНІ ХАРАКТЕРИСТИКИ ПОЛЬОВОГО ТРАНЗИСТОРА З ІНДУКОВАНИМ КАНАЛОМ 141.5 KB
  При відсутності напруги UЗВ і за наявності напруги UСВ опір між стоком і витоком що визначається двома підключеними назустріч рn переходами великий а струм ІС дуже малий 109. З подачею напруги UЗВ 0 в напівпровіднику виникає електричне поле яке вилучає електрони поверхневого шару підложки...