39348

Разработка цифрового логического устройства

Курсовая

Коммуникация, связь, радиоэлектроника и цифровые приборы

Структурная схема логического автомата для управления роботом: БУиП блок управления и питания; АС автомат состояний; СИ схема индикации; КСУ комбинационная схема управления; УГ управляющий генератор; ИУ исполнительное устройство; ОУ объект управления; ЛА логический автомат. Минимизация по €œ1€ Минимизация по €œ0€ Рисунок 1.4 Рисунок 1. Рисунок 1.

Русский

2013-10-03

4.16 MB

16 чел.

20

 

Федеральное агентство по образованию Российской Федерации

Государственное образовательное учреждение высшего

профессионального образования

«Ивановский государственный энергетический университет имени В.И. Ленина»

Кафедра «Электроники и микропроцессорных систем»

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовой работе

на тему: «Разработка цифрового логического устройства»

по дисциплине

 «Методы анализа и расчета электронных схем»

       Выполнил__________________________студент группы 3-35 Свекольников А.С.

       Принял_____________________________________________________Агапов В.А.

Иваново 2009

Содержание

Введение ………………………………………………………………………………………..…………3

Исходные данные для расчётов ……………………………………………………………..…………...4

1. Синтез автомата на элементах малой и средней степени интеграции ………………...……………5

2. Разработка схемы индикации на мультиплексорах .………………………………………………..10

3. Синтез автомата на программируемых логических устройствах …………………………………17

3.1 Управляющий генератор для замкнутой системы...……………………………………….17

3.2 Управляющий генератор для разомкнутой системы ……………………………………...17

3.3 Автомат состояния на ПЛМ ………………………………………………………………...19  

4. Расчет блока питания …………………..………………………………………………………..........23

4.1 Расчет параметров трансформатора……….…………………………………………..........24

4.2 Выбор диодов…….. …………………..………………………………………………..........24

4.3 Тактовый генератор.…………..………………………………………………………..........25

5. Компановка печатной платы комбинационной схемы………………………….…………….........26

Перечень элементов……………...….……..……………………………………………………….........28

Заключение…………… …………….……..……………………………………………………….........29

Список использованных источников…………………………………………………………………..30


Введение

Логический автомат-устройство, выполняющее без непосредственного участия человека некоторые функции, для задания которых используется аппарат алгебры логики.

На этапе системного проектирования по заданным требованиям составляется алгоритм функционирования автомата, и разрабатываются состав блоков, структура их соединения и общий алгоритм функционирования каждого блока. С учетом учебной направленности проектирования рассматриваем только, аппаратный способ реализации алгоритмов и, не разрабатывая структурную схему, используем её в готовом виде (рис.1).

Рисунок 1- Структурная схема логического автомата для управления роботом:

БУиП - блок управления и питания;

АС - автомат состояний;

СИ - схема индикации;

КСУ - комбинационная схема управления;

УГ - управляющий генератор;

ИУ - исполнительное устройство;

ОУ - объект управления;

ЛА - логический автомат.

При аппаратном способе реализации алгоритмов на этапе логического проектирования разрабатываются функциональные схемы каждого из блоков, проводятся необходимые расчёты по синтезу схем и готовится материал для следующего этапа – технического проектирования, то есть построения принципиальных и монтажных схем. Этапы логического и технического проектирования сопровождаются расчётами при анализе и синтезе схем и, как правило, проводятся с применением вычислительной техники с использованием САПР.

Исходные данные для расчётов

  1.  Питание от однофазной сети с напряжением 220В5% и частотой 50Гц.
  2.  Требования к параметрам датчиков и исполнительным устройствам формулирую сам.
  3.  Эксплуатация в помещении при температуре +5…+35
  4.  Конструкция - встраиваемый прибор общепромышленного назначения.
  5.  Функции комбинационной схемы управления (КСУ):

F1(ABCD)=4,5,13,11,15;

F2(ABCD)=1,5,8,9,12,13;

F3(ABCD)=1,3,5,7,13,9,11.

  1.  Параметры управляющего генератора (для разомкнутой системы):
  •  минимальное время такта: 3с;
  •  относительное время каждого такта – 8,1,9,7,4,2,6,13,15,3,10,12,11,5,0,3.
  1.  Функции изменения состояния автомата (терм ABCD) задана по таблице 1.1 :

Таблица 1.1 - Функции изменения состояния автомата

x

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

0

1

15

14

10

5

0

4

11

1

2

13

9

7

8

12

6

3

  1.  Схема индикации реализуется на семисегментных индикаторах с ОК (общий катод) и мультиплексорах с диапазоном отображаемых чисел с 64 (шаг 2)


1. Синтез автомата на элементах малой интеграции

Минимизируем данные функции с помощью метода карт Карно по рис 1.1.

Минимизация по “1”

Минимизация по “0”

          

Рисунок 1.1 - Минимизация методом карт Карно.

Представим функции Ф1, Ф2, Ф3 в различных базисах:

1) в базисе И,ИЛИ,НЕ:

Ф1=       Ф1=  

Ф2=D+A                         Ф2=

Ф3=D+D+D                    Ф3=

КСУ в базисе И,ИЛИ,НЕ представлена на рис.1.2

2) в базисе ИЛИ-НЕ:                                                              

Ф1=

Ф2=

Ф3=  

                                         

КСУ в базисе ИЛИ-НЕ представлена на рис.1.3

3) в базисе И-НЕ:

Ф1=

Ф2=

Ф3=

КСУ в базисе  И-НЕ представлена на рис.1.4

Рисунок 1.2 - КСУ в базисе И,ИЛИ,НЕ.

Рисунок 1.3 - КСУ в базисе ИЛИ-НЕ.

Рисунок 1.4 - КСУ в базисе  И-НЕ.

Для выбора оптимального базиса составим таблицу 1.2

Таблица 1.2 - Характеристики вариантов КСУ

Базис

Число логических элементов

Число соединений

Число корпусов ИМС

И, ИЛИ, НЕ

15

37

5

ИЛИ-НЕ

14

30

4

И-НЕ

16

34

5

Для реализации выбирается КСУ в базисе ИЛИ-НЕ, т. к. она имеет наименьшее число микросхем и неиспользуемых элементов.

2. Разработка схемы индикации на мультиплексорах.

Необходимо разработать схему индикации на мультиплексорах, которая отображает на семисегментных индикаторах числа с 64 до 94. Числа изменяются (увеличиваются) с приходом тактового импульса на 1. Алгоритм работы представлен в таблице 2.1.

Приведём буквенные обозначения сегментов индикаторов (рис. 2.1.), согласно которым составим таблицу логических функций сегментов.

Рис. 2.1 Cемисегментные индикаторы для схемы индикации.

Таблица 2.1 - Таблица истинности индикаторов

Входы

независимые

переменные

число

Выходы

A

B

C

D

A1

B1

C1

D1

E1

F1

G1

A0

B0

C0

D0

E0

F0

G0

0

0

0

0

64

1

0

1

1

1

1

1

0

1

1

0

0

1

1

0

0

0

1

66

1

0

1

1

1

1

1

1

0

1

1

1

1

1

0

0

1

0

68

1

0

1

1

1

1

1

1

1

1

1

1

1

1

0

0

1

1

70

1

1

1

0

0

0

0

1

1

1

1

1

1

0

0

1

0

0

72

1

1

1

0

0

0

0

1

1

0

1

1

0

1

0

1

0

1

74

1

1

1

0

0

0

0

0

1

1

0

0

1

1

0

1

1

0

76

1

1

1

0

0

0

0

1

0

1

1

1

1

1

0

1

1

1

78

1

1

1

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

80

1

1

1

1

1

1

1

1

1

1

1

1

1

0

1

0

0

1

82

1

1

1

1

1

1

1

1

1

0

1

1

0

1

1

0

1

0

84

1

1

1

1

1

1

1

0

1

1

0

0

1

1

1

0

1

1

86

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

0

0

88

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

0

1

90

1

1

1

1

0

1

1

1

1

1

1

1

1

0

1

1

1

0

92

1

1

1

1

0

1

1

1

1

0

1

1

0

1

1

1

1

1

94

1

1

1

1

0

1

1

0

1

1

0

0

1

1

Из таблицы 2.1 видно, что на сегменты A1 и C1 всегда нужно подавать «1», функции сегментов D1,F1,G1 ; A0,D0,E0 ; C0,F0 совпадают. С учетом этого проводится минимизация функций сегментов индикатора.

Остальные выходы необходимо реализовать на мультиплексорах 4 1. Производим минимизацию функций сегментов по 0 и 1: в качестве адресных выбираются те переменные, сумма вхождений которых в функции, минимизированных по 0 и 1, наибольшая (таблица 2.2).

                       

     

 

 

Рисунок 2.2 - Минимизация по «1»

     

     

 

 

Рисунок 2.3 - Минимизация по «0»

Таблица 2.2 - Выбор адресных входов.

A

B

C

D

B1

0

2

2

1

1

1

1

1

1

1

D1=F1=G1

0

1

1

1

1

1

0

2

2

1

E1

0

2

3

2

2

1

1

1

2

3

A0=D0=E0

0

4

4

4

4

1

2

2

2

2

B0

0

4

4

4

4

1

2

2

3

4

C0=F0

0

4

4

4

4

1

3

3

4

2

G0

0

4

4

4

4

1

2

1

2

4

Сумма

336

335

334

334

Как видно из таблицы  2.2 в качестве адресных необходимо выбрать переменные  A и B.

 

   

 

  

Рисунок 2.4 - Сигналы, подаваемые на информационные входы I0, I1, I3, I2.

Мультиплексоры возьмем серии К555КП17 на два адресных входа (4 шт.). Данный мультиплексор (41) выполнен на одной микросхеме сдвоенным, с общими адресными входами. Выбор обусловлен высоким быстродействием ИМС данной серии, низкой потребляемой мощностью, хорошей помехозащищённостью, и инверсными выходами.

Индикаторы выберем типа АЛC348A (общий катод, Uпр=2.7, Iпр=8мА). Свечение сегментов обеспечивается при логической единице на неинверсных выходах мультиплексоров.

Сопротивление токоограничительного резистора:

 

Резисторы выберем типа МЛТ из номинального ряда Е24. Тогда R1=230 Ом, R2=300 Ом .

Мощность, выделяемая на резисторе:

Рисунок 2.5 - Включение индикатора с общим катодом.

Схема индикатора на мультиплексорах (сделана в Electronics Workbench) представлена на рисунке  2.6.

Рисунок 2.6 - Схема индикатора.

3. Синтез автомата на программируемых логических устройствах

3.1. Управляющий генератор для замкнутой системы

При наличии сигналов с датчиков объекта схема управляющего генератора строится с использованием мультиплексора 16→1, т.к. объект по заданию имеет 16 датчиков. Схема данного УГ приведена на рис. 3.1.1

Рисунок 3.1.1 - Схема УГ при наличии сигналов с датчиков объекта.

В зависимости от комбинации сигналов A, B, C, D вход мультиплексора соединяется с тем датчиком, двоичный адрес которого соответствует текущей комбинации. Затем сигнал с датчика уже в инверсном виде (тактовый импульс) снимается с выхода мультиплексора и поступает на вход АС.

3.2. Управляющий генератор для разомкнутой системы

При разомкнутой системе (сигналы с датчиков не поступают) управляющий генератор строится на базе двоичного счетчика с предустановкой, а ПЗУ используется для реализации комбинационной схемы, задающей относительное время такта. Схема данного УГ представлена на рис. 3.2.1

Рисунок 3.2.1 - Схема УГ для разомкнутой системы.

Таблица 3.2.1 - Прошивка ППЗУ 

A3 (A)

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

A2 (B)

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

A1 (C)

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

A0 (D)

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

Q3 (D8)

1

0

1

0

0

0

0

1

1

0

1

1

1

0

0

0

Q2 (D4)

0

0

0

1

1

0

1

1

1

0

0

1

0

1

0

0

Q1 (D2)

0

0

0

1

0

1

1

0

1

1

1

0

1

0

0

1

Q0 (D1)

0

1

1

1

0

0

0

1

1

1

0

0

1

1

0

1

Относительное

время такта

8

1

9

7

4

2

6

13

15

3

10

12

11

5

0

3


3.3. Автомат состояния на ПЛМ

Зависимость сигналов B4, B3, B2, B1 (текущее состояние АС) от A, B, C, D (предыдущее состояние АС) и X1, X2 (задают режим работы АС) приведена в табл. 3.3.1 Схема автомата состояний представлена на рис. 3.3.1.

Таблица 3.3.1 -  Таблица истинности для ПЛМ

A

B

C

D

X2

X1

B1

B2

B3

B4

A

B

C

D

X2

X1

B1

B2

B3

B4

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

1

1

1

1

1

0

0

1

0

0

0

0

1

0

0

0

0

1

1

0

1

1

1

0

0

0

1

0

0

0

0

0

1

1

0

0

1

0

1

0

1

0

1

0

0

0

1

1

0

0

0

1

0

0

0

0

1

1

1

0

0

1

0

1

0

1

0

0

0

0

0

1

0

1

0

1

0

0

1

0

0

0

0

0

0

1

0

1

0

0

0

1

1

0

0

1

0

1

1

0

0

1

0

0

0

1

1

0

0

0

0

1

1

1

0

1

1

0

1

0

1

0

1

1

0

1

1

1

0

0

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

0

0

0

0

0

1

0

0

1

1

0

0

0

1

0

0

0

1

0

1

0

0

1

0

0

1

0

1

0

1

0

0

1

1

0

1

1

0

1

1

0

1

0

0

0

1

0

1

1

1

0

1

0

1

0

1

0

0

1

1

0

1

1

0

0

1

1

0

0

1

0

1

1

1

0

0

1

1

1

1

1

0

0

0

0

1

1

0

1

1

1

0

0

1

0

1

0

0

0

1

1

0

1

0

0

1

1

1

0

1

1

0

1

1

0

1

1

0

0

1

1

1

0

0

0

1

1

1

1

1

1

1

0

1

0

0

1

1

0

1

1

1

1

0

0

0

0

0

0

1

1

1

1

1

0

0

0

1

1

A

B

C

D

X2

X1

B1

B2

B3

B4

A

B

C

D

X2

X1

B1

B2

B3

B4

0

0

0

0

0

1

1

1

1

1

0

0

0

0

1

1

0

0

0

1

0

0

0

1

0

1

0

0

0

0

0

0

0

1

1

1

0

0

1

1

0

0

1

0

0

1

0

0

0

1

0

0

1

0

1

1

0

1

0

1

0

0

1

1

0

1

0

0

1

0

0

0

1

1

1

1

0

1

1

1

0

1

0

0

0

1

0

0

1

1

0

1

0

0

1

1

1

0

0

1

0

1

0

1

0

1

0

1

0

0

0

1

0

1

1

1

1

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

0

1

1

1

1

0

1

0

1

1

1

0

1

0

1

1

0

0

1

1

1

1

1

1

1

1

1

1

0

0

0

0

1

0

1

1

1

1

0

0

0

1

1

0

0

0

0

1

0

0

1

0

1

1

0

0

0

1

0

0

1

1

1

0

0

1

0

1

0

1

0

0

1

1

0

0

1

1

0

1

0

1

1

0

1

0

0

1

0

1

1

0

1

1

0

1

0

1

0

1

1

1

1

0

1

1

0

1

1

0

0

0

1

1

0

1

1

1

1

0

0

1

1

1

0

0

0

1

1

0

1

0

1

1

1

0

0

1

1

0

1

1

1

1

0

1

0

1

1

1

0

0

1

1

1

0

1

1

1

1

0

1

1

1

1

0

0

1

1

1

1

0

1

1

1

1

0

1

1

1

1

1

1

1

1

1

0

Рисунок 3.3.1 - Логическая схема АС на ПЛМ.

Произведем минимизацию входных переменных B1,B2,B3,B4(X2,X1,A,B,C,D) методом минимизирующих карт (рис. 3.3.2).

Рисунок 3.3.2

Таблица 3.3.2 - Прошивка ПЛМ.

Входы ПЛМ

Выходы ПЛМ

15

7

6

5

4

3

2

1

0

7

6

5

4

3

2

1

0

Входные переменные

Выходные функции

A

B

C

D

X2

X1

B4

B3

B2

B1

1

X

X

X

X

B

X

H

X

H

H

-

-

-

A

2

X

X

X

X

B

X

X

X

H

X

-

-

-

A

3

X

X

X

X

B

B

X

X

H

B

-

-

-

A

4

X

X

X

X

B

H

B

X

H

X

-

-

-

A

5

X

X

X

X

H

H

H

H

H

B

-

-

-

A

6

X

X

X

X

H

B

B

B

H

H

-

-

-

A

7

X

X

X

X

B

H

H

X

B

H

-

-

A

A

8

X

X

X

X

H

B

H

X

B

H

-

-

-

A

9

X

X

X

X

H

X

H

B

B

H

-

-

-

A

10

X

X

X

X

B

X

B

H

B

H

-

-

-

A

11

X

X

X

X

X

B

X

X

B

B

-

-

-

A

12

X

X

X

X

X

B

H

X

H

H

-

-

A

-

13

X

X

X

X

X

B

X

X

H

X

-

-

A

-

14

X

X

X

X

X

H

B

B

H

H

-

-

A

-

15

X

X

X

X

X

H

H

H

H

B

-

A

A

-

16

X

X

X

X

X

X

H

B

B

H

-

-

A

-

17

X

X

X

X

H

B

B

X

B

H

-

-

A

-

18

X

X

X

X

X

X

B

X

B

B

-

A

A

-

19

X

X

X

X

X

X

H

B

H

H

-

A

-

-

20

X

X

X

X

H

X

B

B

H

B

-

A

-

-

                                                                    Продолжение таблицы 3.3.2

21

X

X

X

X

B

B

B

X

H

B

-

A

-

-

22

X

X

X

X

B

X

B

B

H

B

-

A

-

-

23

X

X

X

X

H

H

H

X

H

B

-

A

-

-

24

X

X

X

X

X

X

H

H

B

H

A

A

-

-

25

X

X

X

X

X

X

B

B

B

H

-

A

-

-

26

X

X

X

X

X

X

H

H

H

H

A

-

-

-

27

X

X

X

X

X

X

H

H

H

X

A

-

-

-

28

X

X

X

X

X

X

B

H

H

H

A

A

-

-

29

X

X

X

X

X

X

H

H

H

X

A

-

-

-

30

X

X

X

X

X

X

B

B

H

H

A

-

-

-

31

X

X

X

X

H

B

B

X

H

B

A

-

-

-

32

X

X

X

X

B

H

X

X

H

X

A

-

-

-

33

X

X

X

X

X

X

B

H

B

H

A

-

-

-

34

X

X

X

X

B

X

X

X

B

B

A

-

-

-

4. Расчет блока питания

Блок питания должен быть хорошо отфильтрован и стабилизирован. Поэтому применим схему двухполупериодного выпрямителя со стабилизатором на интегральной микросхеме КР142ЕН5А (рис. 4.1). Выходное напряжение для питания микросхем серии 555 (155), применяемых в разработке цифрового логического устройства, .

Рисунок 4.1 - Электрическая принципиальная схема блока питания.

Суммарный потребляемый ток приведен в табл. 4.1.

Таблица 4.1 - Потребляемая нагрузка блоков ЦЛУ

Блок

Микросхема

Кол-во, шт

Iпотр., мА

КСУ

К155ЛЕ1

2

11,8

К155ЛЕ4

2

13,6

Схема индикации

К555КП17

4

32 (4x8)

АЛС348А

2

16 (2x8)

        Продолжение таблицы 4.1

Автомат состояния

К556РТ1

1

170

К555ТМ8

1

18

Управляющий генератор

К555ЛЕ1

1

5,4

К555ТР2

1

7

К555ИЕ7

1

30

К555ЛЕ4

1

6,8

К155РЕ3

1

110

Суммарный ток Id

-

-

420,6

4.1. Расчет параметров трансформатора

Минимальное значение вторичного переменного напряжения:

где выпрямленное напряжение, принято , т.к.  для DA1 не менее 7,5 В,

- коэффициент схемы выпрямления,

-коэффициент, учитывающий возможное понижение напряжения,

Ток вторичной обмотки трансформатора:

где  коэффициент фазного тока,

       коэффициент, учитывающий отклонение формы тока от прямоугольной, .

Расчетная типовая мощность

где коэффициент типовой мощности трансформатора, ,

коэффициент схемы выпрямления, .

4.2. Выбор диодов

Среднее значение выпрямленного тока через диод:

где  коэффициент среднего тока вентиля, ,

     коэффициент, учитывающий неравномерность распределения тока по фазам, .

Диод выбирают из условия IН  Ia (IН – номинальный ток диода).

Амплитуда импульсного рабочего напряжения:

где коэффициент обратных напряжений,

Из справочника принят выпрямительный блок КЦ405Е (100В, 1А).

Емкости и тип сглаживающих конденсаторов:

С1 – К50-35-16В-2200 мкФ;

С4 – К50-35-16В-100 мкФ;

Емкости и тип блокирующих конденсаторов:

С2, С3 – К10-17-1-Н90-0,22 мкФ.

4.3 Тактовый генератор

Для реализации тактового генератора выберем микросхему К1006ВИ1. Схема включения микросхемы в генераторном режиме показана на рис. 4.3.1

Рисунок 4.3.1 - К1006ВИ1 в генераторном режиме.

Зная время каждого импульса и паузы (t1 и t2) необходимо рассчитать сопротивления R1 и R2, а также емкость С. Зная время цикла и относительное время каждого такта из задания, можно рассчитать период генерирования импульсов:

Т=3с/(124)=0,024с

Сф – блокирующий конденсатор емкостью 0,01 мкФ. Величины R1, R2 и С будем искать из следующих соотношений:

t1=0.69·(R1+R2)·C

t2=0.69·RC,

где t1 – время импульса, t2 – время паузы.

Поскольку в нашем случае t1=t2=T/2=0.012с, то R1=0. Пусть С=1мкФ, тогда:

R2=0.012/(0.69·0.000001)=18 (кОм)

5. Компоновка печатной платы комбинационной схемы  управления

Разводку печатной платы производим в программе Sprint-Layout 5.0 (рис. 5.1).

 4 отв 3мм

  

Рисунок 5.1 - Печатная плата: а) сторона монтажа; б) нижняя пайки.

Размер платы: 68х60 мм

Материал: стеклотекстолит типа С

Таблица 5.1 – Перечеь элементов

Поз.

обознач.

Наименование

Кол.

Примечание

C1

К10-17-1-Н90-1мкФ

1

C2

К10-17-1-Н90-0,01мкФ

1

C3

К50-35-16В-2200 мкФ

1

С4, С5

К10-17-1-Н90-0,22 мкФ

2

С6

К50-35-16В-100 мкФ

1

DA1

К142ЕН5В

1

DD1, DD16

К555ЛЕ1

2

DD2

К555ТР2

1

DD3

К555ИЕ7

1

DD4

К555ЛЕ4

1

DD5

К1006ВИ1

1

DD6..DD14

К555КП7

9

DD15

К555ТМ8

1

DD17

К555ЛИ1

1

DD18

К555ЛИ4

1

DD19

К555ЛА4

1

DS1

К155РЕ3

1

DS2

К155РТ1

1

HG1,HG2

АЛС348А

2

R1

МЛТ-0.125 18К±10%

1

R2

МЛТ-0.125 0К±10%

1

R3..R25

МЛТ-0.125 270±5%

10

VD1-VD4

КЦ405Е

1

ХР1

СНП-53/10

1

XP2

ОНЦ-РГ09-4/22-B1

1

Заключение

По заданной структурной схеме ЦЛУ (см. рис. 1) были разработаны функциональные схемы каждого из блоков и проведены необходимые расчеты.

На основании функциональных схем блоков была разработана схема электрическая принципиальная всего ЦЛУ (см. Приложение 1) и составлен перечень элементов к схеме.

Список использованных источников

  1.  Агапов, Владимир Алексеевич. Разработка конструкции печатного узла: методические указания и задания к выполнению контрольной работы ПК2 / В. А. Агапов; Федеральное агентство по образованию, ГОУВПО "Ивановский государственный энергетический университет им. В. И. Ленина", Каф. электроники и микропроцессорных систем; ред. А. И. Терехов.—Иваново: Б.и., 2007.—40 с.
  2.  Агапов, Владимир Алексеевич. Методические указания к выполнению инженерных расчетов в курсовом и дипломном проектировании для студентов специальности 200400 / В. А. Агапов, С. А. Капустин, А. И. Терехов; Министерство образования Российской Федерации, Ивановский государственный энергетический университет, Каф. электроники и микропроцессорных систем ; под ред. В. Н. Градусова.—Иваново: Б.и., 2003.—56 с.
  3.  Градусов, Владимир Николаевич. Основы теории и расчёт цифровых автоматов: методические указания к самостоятельной работе и промежуточному контролю (ПК - 2) по курсу "Математические основы теории цифровых устройств" / В. Н. Градусов; Министерство образования Российской Федерации, "Ивановский государственный энергетический университет, Каф. электроники и микропроцессорных систем ; под ред. А. И. Терехова.—Иваново: ИГЭУ, 2000.—20 с.
  4.  Градусов, Владимир Николаевич. Расчёт электронного логического автомата: методические указания к курсовой работе / В. Н. Градусов, Б. П. Силуянов; Министерство образования Российской Федерации, Ивановский государственный энергетический университет, Каф. электроники и микропроцессорных систем ; под ред. А. И. Терехова.—Иваново: ИГЭУ, 2000.—20 с.


 

А также другие работы, которые могут Вас заинтересовать

10781. Экспериментальные исследования процесса распределения тепла при сварке 2.43 MB
  Отчет по лабораторной работе №4 Экспериментальные исследования процесса распределения тепла при сварке по дисциплине Теория сварочных процессов Цель работы: приобрести опят и навыки экспериментального определения температуры в ходе нагрева и охлаждения ...
10782. Захід. У світі казок Виховний захід 59 KB
  Виховний захід для учнів ІІ VI класів У світі казок. Розроблений і складений учителем англійської мови загальноосвітнього навчального закладу № 14 м. Херсона Хоменко Н.Б. Питання про роль позакласної роботи в учбовому процесі про вплив її на мотивацію вивче...
10783. Арифметические основы цифровой вычислительной техники 332.5 KB
  Арифметические основы цифровой вычислительной техники Методические указания для выполнения лабораторной работы по дисциплине Вычислительные машины системы и сети УДК681.3.07 Арифметические основы цифровой вычислительной техники: Метод. указания к лаб. р
10784. Основы языка ассемблер: Метод. указания к лабораторной работе 650 KB
  Основы языка ассемблер: Метод. указания к лаб. работе по дисциплине Вычислительные машины системы и сети/ Воронеж. гос. ун. инж технол. Сост. Е.А. Хромых И.А. Козенко. Воронеж 2011. 30 с. Указания разработаны в соответствии с требованиями ФГОС ВПО подготовки бакалавров по н...
10785. Настройка конфигурации BIOS 351 KB
  Настройка конфигурации BIOS: Метод. указания к лаб. работе по дисциплине Вычислительные машины системы и сети/ Воронеж. гос. ун. инж технол. Сост. Е.А. Хромых И.А. Козенко. Воронеж 2011. 32 с. Указания разработаны в соответствии с требованиями ФГОС ВПО подготовки бакалавров п
10786. Настройка и конфигурирование локального компьютера с ОС Windows XP 700.5 KB
  Настройка и конфигурирование локального компьютера с ОС Windows XP: Метод. указания к лаб. работе по дисциплине Вычислительные машины системы и сети/ ВГУИТ.; Сост. Е.А. Хромых Е. А. Шипилова А.Г. Ашков. Воронеж 2012. 32 с. Указания разработаны в соответствии с требованиями предъ
10787. Установка сетевой операционной системы 305.5 KB
  Установка сетевой операционной системы: Метод. указания для выполнения лаб. работ по курсу Вычислительные машины системы и сети / ВГУИТ, Сост. Г.В. Абрамов А.А. Хвостов Е.А. Хромых. Воронеж 2012. 32 с. Указания разработаны в соответствии с требованиями предъявляемыми квали...
10788. Модели жизненного цикла ПО 48 KB
  Модели жизненного цикла ПО Стандарт ISO/IEC 12207 не предлагает конкретную модель ЖЦ и методы разработки ПО под моделью ЖЦ понимается структура определяющая последовательность выполнения и взаимосвязи процессов действий и задач выполняемых на протяжении ЖЦ. Модель ЖЦ зав...
10789. Каскадная модель ЖЦ ПО 62.44 KB
  Каскадная модель ЖЦ ПО Классическая каскадная модель несмотря на полученную в последнее время негативную оценку исправно служила специалистам по программному инжинирингу многие годы. Понимание ее сильных сторон и недостатков улучшает оценочный анализ других зачаст...