39451

ОПИСАНИЕ ПРИНЦИПА СТРУКТУРНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ УСТРОЙСТВА СДВИГА ДВОИЧНЫХ ЧИСЕЛ

Курсовая

Коммуникация, связь, радиоэлектроника и цифровые приборы

Операция сдвига широко используется в современной вычислительной технике для реализации умножения деления нормализации двоичных чисел с плавающей точкой и т. Поэтому даже в самых ранних ЭВМ использовались так называемые сдвигающие регистры. Такие регистры применяются и в новейших машинах но наряду с ними стали использоваться и комбинационные многоразрядные программируемые сдвигатели Целью данного курсового проекта является формирование начальных умений и навыков самостоятельного проектирования цифровых устройств углубление и...

Русский

2013-10-04

369.29 KB

21 чел.

ВВЕДЕНИЕ

     В настоящее время интегральные микросхемы (ИМС)  широко применяются в радиоэлектронной аппаратуре, в вычислительных устройствах, устройствах автоматики. Цифровые методы и цифровые устройства, реализованные на интегральных микросхемах разной степени интеграции. В том числе на микропроцессорных средствах, имеют широкие перспективы использования в цифровых системах передачи и распределения информации, в телевизионной, радиовещательной и другой аппаратуре связи. Современный этап развития научно-технического процесса характеризуется широким применением электроники и микроэлектроники во всех сферах жизнедеятельности человека. Важную при этом сыграло появление и быстрое совершенствование ИМС – основной элементной базы современной электроники. С внедрением ИМС значительно снизилась себестоимость радиоэлектронных приборов, они стали более доступными и более компактными и расширилось внедрение радиоэлектроники в развитие науки и техники.

     В   третьем тысячелетии все вычислительные машины являются цифровыми, то есть в принципе их работы лежат числа. В цифровой технике самое широкое распространение получил двоичный код, а именно код в основе которого лежит двоичная система счисления (т.е. цифры «0» и «1»). Двоичная система счисления применяется при обработке данных во всех современных вычислительных системах. Принцип работы компьютера (ЭВМ) также основан на двоичной системе. В нём в качестве двоичных нуля и единицы на электрическом уровне организованно соотношение «есть сигнал» - «1», «нет сигнала» - «0».

     Но для выполнения, каких либо вычислений необходимо сначала организовать принцип вычислений в двоичной системе. Для этого и была разработана специальная двоичная «арифметика», показывающая закономерности при выполнении простейших арифметических операций над двоичными числами.

Операция сдвига широко используется в современной вычислительной технике для реализации умножения, деления, нормализации двоичных чисел с плавающей точкой и т.д. Поэтому даже в самых ранних ЭВМ использовались так называемые сдвигающие регистры. Такие регистры применяются и в новейших машинах, но наряду с ними стали использоваться и комбинационные многоразрядные программируемые сдвигатели

     Целью данного курсового проекта является формирование начальных умений и навыков самостоятельного проектирования цифровых устройств, углубление и расширение знаний функционирования типовых узлов цифровых устройств сдвига двоичных чисел..   

1 ОПИСАНИЕ ПРИНЦИПА РАБОТЫ ЗАДАНННОЙ СТРУКТУРНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ УСТРОЙСТВА СДВИГА ДВОИЧНЫХ ЧИСЕЛ

Операция сдвига широко используется в современной вычислительной технике для реализации умножения, деления, нормализации двоичных чисел с плавающей точкой и т.д.

Структурная электрическая схема устройства сдвига двоичных чисел представлена на рисунке 1.

Рисунок 1 – Устройство сдвига двоичных чисел. Схема электрическая структурная.

     Рассмотрим назначение узлов, входящих в структурную электрическую схему устройства.

Комбинационный программируемый сдвигатель Y4 предназначен для логического сдвига влево или вправо без округления четырехразрядного двоичного числа X, представленного разрядами x0x1x2x3. На выходе сдвигателя формируется 10-разрядное слово Y, представленное разрядами y6, y5, …, y0, y-1, y-2, y-3.

Счетчик Y1 предназначен для параллельного ввода четырехразрядного числа X.

Триггер Y2 предназначен для ввода управляющего сигнала D, определяющего направление сдвига (D=0 означает сдвиг влево, = 1 – сдвиг вправо).

Регистр Y3 предназначен для параллельного ввода управляющих сигналов S0 и S1, определяющих шаг сдвига. Например, если S1 = 0, S0 = 1, то выполняется сдвиг на один разряд.

Регистр Y5 предназначен для параллельного вывода результата сдвига, который представляет собой 10-разрядное слово.

Загрузка числа X и управляющих сигналов D, S0, S1, а также вывод результата сдвига синхронизируется тактовыми импульсами UС. Причем ввод осуществляется по отрицательным фронтам тактовых импульсов, а вывод результата сдвига – по положительным.

Процесс функционирования устройства поясняется временной диаграммой, которая представлена на рисунке 2.

Рисунок 2 – Временная диаграмма, поясняющая процесс функционирования устройства

В момент времени t1 по отрицательному фронту тактового импульса начинается ввод числа X в счетчик Y1 и управляющих сигналов в триггер Y2 и регистр Y3 (рисунок 13). К моменту времени t2 ввод заканчивается и начинается процесс сдвига в сдвигателе Y4.

Этот процесс в худшем случае завершается к моменту времени t3. Затем по положительному фронту тактового импульса результат сдвига записывается в регистр Y5 и т.д.

При подаче низкого уровня напряжения на вход (рисунок 13) устройство сбрасывается в исходное нулевое состояние.

Рассмотрим пример логического сдвига влево без округления на два разряда для двоичного числа X=0111(2).

x3

x2

x1

x0

0

0

0

0

1

1

1

0

0

0

– до сдвига

0

1

1

1

0

0

0

0

0

0

– после сдвига

y6

y5

y4

y3

y2

y1

y0

y–1

y–2

y–3

Из примера следует, что сдвигаемые цифры сохранены (сдвиг без округления) и произошло умножение исходного числа на 8.


2 ТЕОРЕТИЧЕСКОЕ  ОБОСНОВАНИЕ И ЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕ УЗЛОВ УСТРОЙСТВА

2.1 Назначение и принцип построения комбинационных программируемых сдвигателей.

Операция сдвига заключается в смещении двоичного слова влево или вправо по разрядной сетке на заданное число разрядов.

В современной вычислительной технике сдвиг является одним из основных видов обработки информации. Он может реализовываться как составная часть других операций (умножение, деление, нормализация и др.).

Поэтому даже в самых ранних ЭВМ использовались так называемые сдвигающие регистры. Такие регистры применяются и в новейших машинах, но наряду с ними стали использоваться и комбинационные многоразрядные программируемые сдвигатели. Дело в том, что в сдвигающих регистрах время сдвига прямо пропорционально величине (шагу) сдвига, поскольку в них на каждом такте осуществляется сдвиг только на один разряд. Комбинационные устройства по своей природе являются однотактными. Время сдвига информации в таких устройствах не зависит от величины сдвига. Естественно, что их реализация сопровождается значительными аппаратурными затратами.

Различают четыре вида сдвигов: логический, арифметический, редакторский и циклический.

При логическом сдвиге смещаются все биты слова, включая знаковый. Высвобождающиеся разряды сетки заполняются нулями независимо от направления сдвига.

При арифметическом сдвиге смещаются только значащие цифры слова. При сдвиге вправо высвобождающиеся разряды заполняются знаковой цифрой, а при сдвиге влево – нулями. В некоторых случаях шаг сдвига влево не должен превышать количество незначащих цифр между знаковым разрядом и первой значащей цифрой. В противном случае происходит переполнение разрядной сетки, что должно индицироваться в устройстве специальным осведомительным сигналом.

Обычно при логическом и арифметическом сдвигах величина шага сдвига не превышает qmax = n – 1 (где n – разрядность сдвигаемого слова), так как в противном случае ни одна цифра сдвигаемого слова не останется в начальной разрядной сетке, что, как правило, не имеет смысла при обработке реальной информации.

Арифметический и в некоторой степени логический сдвиг на q разрядов влево равносилен умножению исходного слова на величину 2q; аналогично соответствующий сдвиг вправо равносилен делению исходного слова на эту же величину.

При редакторском сдвиге высвобождающиеся разряды слова заполняются любой, нужной пользователю информацией.

При циклическом сдвиге разрядная сетка условно замыкается в кольцо и, таким образом, сдвигаемое слово перемещается по этому кольцу. При сдвиге вправо высвобождающиеся старшие разряды автоматически заполняются младшими цифрами слова, а при сдвиге влево высвобождающиеся младшие разряды – старшими цифрами слова. Циклический сдвиг интересен тем, что он обеспечивает любое положение слова в кольце только при одностороннем сдвиге.

Сдвигателем называется комбинационное цифровое устройство, реализующее операцию сдвига над исходным двоичным словом в соответствии с заданным типом, направлением и шагом сдвига. При разрядности сдвигаемого слова n сдвигатель должен иметь n информационных и 1 + log2n управляющих входов, а также = 3 2 информационных выходов (в некоторых частных случаях число выходов может быть меньше).

Рассмотрим работу четырехразрядного сдвигателя, осуществляющего логические сдвиги в любую сторону с сохранением выдвигаемых цифр (часто такой сдвигатель называют сдвигателем без округления чисел). Ограничения на разрядность сдвигателя и вид сдвигов упрощают рассмотрение затронутых вопросов, не приводя к существенному уменьшению общности результатов.

Условное графическое обозначение сдвигателя приведено на рисунке 3 и представляет собой прямоугольник с аббревиатурой SH (от англ. shifter) во внутреннем поле. Входное нижнее поле выделено для приема управляющих сигналов, определяющих направление (D = 0 обозначает сдвиг влево, D = 1 – вправо) и шаг сдвига (S0, S1). Например, при S1 = 1, S0 = 0 – сдвиг на два разряда.

Рисунок 3 – Условное графическое обозначение сдвигателя


Описание сдвигателя в содержательных терминах дает возможность построить его сокращенную таблицу истинности. Полная таблица истинности имела бы семь логических аргументов (
x3, x2, x1, x0, D, S1, S0), десять функций (y6, y5, y4, y3, y2, y1, y0, y–1, y–2, y–3) и была очень громоздкой и плохо обозримой. Таблицу можно значительно сократить, если аргументы x3, x2, x1, x0 вывести из левой ее части и ввести в рабочие поля правой части вместо единиц, так, как это сделано в таблице 1.

Таблица 1 – Табличное описание матричного сдвигателя

Логические аргументы (управл. сигналы)

Логические функции (выходное слово)

Направление сдвига

Величина сдвига

Сдвиг влево

Прямая передача

Сдвиг вправо

D

S1

S0

y6

y5

y4

y3

y2

y1

y0

y–1

y–2

y–3

0

1

1

x3

x2

x1

x0

0

0

0

0

0

0

0

1

0

0

x3

x2

x1

x0

0

0

0

0

0

0

0

1

0

0

x3

x2

x1

x0

0

0

0

0

X

0

0

0

0

0

x3

x2

x1

x0

0

0

0

1

0

1

0

0

0

0

x3

x2

x1

x0

0

0

1

1

0

0

0

0

0

0

x3

x2

x1

x0

0

1

1

1

0

0

0

0

0

0

x3

x2

x1

x0

Примечание – D = X – неопределенное значение (0 или 1), поскольку при нулевом шаге понятие «направление сдвига» теряет смысл.

Данные таблицы 1 дают возможность перейти к логико-математическому описанию сдвигателя:

(1)

Система функций (1) позволяет построить функциональную схему сдвигателя, но она получится неструктурированной, плохо обозримой. Для того чтобы схема лучше читалась (а в дальнейшем – легче тестировалась), структурируем ее путем выделения в ней управляющего дешифратора и сдвигающей (управляемой) матрицы конъюнкторов, для чего введем новые обозначения:

(2)

Подставив соотношения (2) в систему (1), получим


(3)

Структурированная система логических функций (2), (3) позволяет построить структурную и функциональную схему сдвигателя (рисунок 4).

Анализ функциональной схемы показывает, что сдвигатели матричного типа обладают весьма высоким быстродействием, которое оценивается величиной 2tзд. р. ср. ЛЭ, так как сдвигаемая информация проходит только через одну ступень сдвига (отсюда и их название – одноступенчатые).

Рисунок 4 – Комбинационный программируемый сдвигатель. Схема электрическая структурная (а) и функциональная (б)

Окончание рисунка 4

2.2 Разработка логической схемы суммирующего недвоичного счетчика с коэффициентом пересчета Кпер.=13

Согласно заданию на курсовое проектирование разработаем логическую схему недвоичного счетчика с коэффициентом пересчета Кпер.=13.

Определим необходимое число триггеров, которое будет определяться как минимальное n, удовлетворяющее неравенству пер. В данном случае число триггеров n=4.

Таблица переходов счётчика представлена в таблице 1.

В счётчике с коэффициентом пересчёта Kпер=13 тринадцать состояний, причём каждый тринадцатый импульс сбрасывает счётчик в нулевое состояние. Переход счётчика из текущего в следующее состояние связан с переключением триггеров. Для переключения триггеров в требуемые состояния на их входах J и K необходимы определённые уровни сигналов. В таблице 3 показаны все возможные переходы состояний триггера и требуемые для этих переходов уровни сигналов на входах J и K. На основании таблицы 2 в таблице 3 указаны уровни сигналов на входах J и K, которые обеспечивают переходы счётчика в следующее состояние.

Таблица 2   –   Таблица   переходов   счётчика  с  коэффициентом   пересчёта Kпер=13

Номер входного импульса

Текущее состояние

Следующее состояние

Уровни сигналов на

входах триггеров

Q4

Q3

Q2

Q1

Q4

Q3

Q2

Q1

J1

K1

J2

K2

J3

K3

J4

K4

1

0

0

0

0

0

0

0

1

1

X

0

X

0

X

0

X

2

0

0

0

1

0

0

1

0

X

1

1

X

0

X

0

X

3

0

0

1

0

0

0

1

1

1

X

X

0

0

X

0

X

4

0

0

1

1

0

1

0

0

X

1

X

1

1

X

0

X

5

0

1

0

0

0

1

0

1

1

X

0

X

X

0

0

X

6

0

1

0

1

0

1

1

0

X

1

1

X

X

0

0

X

7

0

1

1

0

0

1

1

1

1

X

X

0

X

0

0

X

8

0

1

1

1

1

0

0

0

X

1

X

1

X

1

1

X

9

1

0

0

0

1

0

0

1

1

X

0

X

0

X

X

0

10

1

0

0

1

1

0

1

0

X

1

1

X

0

X

X

0

11

1

0

1

0

1

0

1

1

1

Х

Х

0

0

Х

Х

0

12

1

0

1

1

1

1

0

0

Х

1

Х

1

1

Х

Х

0

13

1

1

0

0

0

0

0

0

0

Х

0

Х

Х

1

Х

1

Таблица 3 – Таблица переходов JK-триггера

Вид перехода

триггера

Уровни сигналов на входах

J

K

00

0

X

01

1

X

10

X

1

11

X

0

Примечание – Знак "X" означает произвольный уровень сигнала (0 или 1)

Пусть к моменту подачи первого импульса счётчик находился в состоянии 0000. Под действием этого импульса должно быть обеспечено новое состояние 0001 (таблица 2). Следовательно, в триггере младшего разряда происходит переход вида 01, обеспечиваемый при следующих уровнях на информационных входах: J1=1, K1=X. В остальных триггерах происходит переход вида 00, который обеспечивается уровнями J2=0, K2=X, J3=0, K3=X, J4=0, K4=X. Эти значения занесены в клетки карт Карно для входов J и K всех триггеров, соответствующие состоянию счётчика 0000 (рисунок 5). Пользуясь таблицей 2, можно заполнить карты Карно для входов J и K всех триггеров счётчика. При этом следует помнить, что уровни сигналов на входах J и K являются логическими функциями текущего состояния триггеров и на картах Карно (рисунок 5) под Q4, Q3, Q2, Q1 понимается текущее состояние счётчика, т.е. перед поступлением на вход счётчика очередного импульса. На картах Карно знаком "Ф" обозначены неопределённые значения функций возбуждения входов J и K, соответствующие лишним состояниям счётчика.

Следует помнить, что при минимизации не полностью заданных логических функций произвольные и неопределённые значения функции можно доопределять с целью упрощения результата минимизации. Следовательно, на картах Карно при записи результата минимизации в МДНФ в замкнутые области следует объединять клетки, заполненные единицами, а также произвольными и неопределёнными значениями логической функции.

Рисунок 5 – Карты Карно для счётчика с коэффициентом пересчёта Kпер=13

Продолжение рисунка 5

Окончание рисунка 5

По картам Карно запишем следующие выражения для функций возбуждения входов J и K всех триггеров счётчика в МДНФ

              (1)

Логическая схема счётчика, построенная по логическим функциям (1), представлена на рисунке 6.

 

Рисунок 6 - Логическая схема счётчика на JK-триггерах с коэффициентом пересчёта Kпер=13

Работа счетчика (рисунок 6) поясняется временными диаграммами, приведенными на рисунке 7 (число входных импульсов N определяется по формуле = Kпер + 1).

Рисунок 7– Временные диаграммы работы недвоичного счетчика с коэффициентом пересчета Kпер = 13

Из временных диаграмм следует, что каждый тринадцатый импульс сбрасывает счетчик в исходное нулевое состояние.

2.3 Разработка логической схемы комбинационного программируемого сдвигателя четырехразрядных двоичных чисел без округления в базисе И-НЕ

Построим логическую схему комбинационного программируемого сдвигателя четырехразрядных двоичных чисел без округления в базисе И-НЕ.

Для этого используем закон двоичного отрицания и правило де Моргана. Преобразовав соотношение (2) и (3) получим выражения (5) и (6).

Логическая схема комбинационного программируемого сдвигателя четырехразрядного двоичного числа в базисе И-НЕ представлен на рисунке A.1.

Для проверки правильности функционирования данной схемы подадим на управляющий вход сигнал, обеспечивающий направления шага и сдвига, а так же уровни сигнала для заданного двоичного числа Х=0111(2). На выходе получим 10-разрядное слово Y=0111000000. Полученный результат совпадает с примером сдвига в разделе 1. Отсюда следует, что схема функционирует правильно.

(6)