ID: 3951

Название работы: Дослідження комбінаційних схем з багатьма виходами

Категория: Лабораторная работа

Предметная область: Коммуникация, связь, радиоэлектроника и цифровые приборы

Описание: Лабораторна робота №14 Тема: дослідження комбінаційних схем з багатьма виходами. Мета: синтезувати комбінаційні схеми з багатьма виходам на прикладі дешифраторі та шифраторів, дослідити роботу цих пристроїв Теоретичні відомості Дешифратор...

Язык: Украинкский

Дата добавления: 2012-11-10

Размер файла: 429.72 KB

Работу скачали: 40 чел.

Лабораторна робота №14

Тема: дослідження комбінаційних схем з багатьма виходами.

Мета: синтезувати комбінаційні схеми з багатьма виходам на прикладі

дешифраторі та шифраторів, дослідити роботу цих пристроїв

Теоретичні відомості

Дешифратор – типова комбінаційна схема, призначена для реалізації

конституент одиниці. Дешифратор перетворює комбінацію вхідних змінних в

активний сигнал «лог. 1» або «лог. 0» тільки на одному із виходів. Розрізняють

повні та неповні дешифратори. Повні дешифратори реалізують 2n конституент, де

n – число інформаційних входів. Неповні дешифратори реалізують менш ніж 2n

конституент. Якщо вхідні змінні представити як двійкову систему запису чисел,

то логічна одиниця формується на тому виході, номер якого відповідає

десятковому запису числа.

Дешифратори широко використовуються в якості перетворювачів двійкового

коду в десятковий. В ЕОМ за допомогою дешифраторів здійснюється вибірка

необхідних комірок запам’ятовуючих пристроїв, розшифровка кодів операцій з

видачею відповідних керуючих сигналів. В умовних позначеннях дешифраторів

використовуються букви DC (англ. Decoder).

Приклади умовного графічного позначення трьохвходових дешифраторів

показаний на рисунку 14.1. Сигнали на входах повного дешифратора формуються

відповідно до таблиці істинності 14.1.

Рисунок 14.1 – Умовне графічне позначення дешифраторів:

а – повного дешифратора; б – неповного дешифратора

Повний дешифратор реалізує систему перемикальних функцій,що включає в

себе всі конституенти одиниці для n аргументів

y0  a3 a2 a1 ;

y1  a3 a2 a1 ;

1

…

y7  a3 a2 a1 .

Таблиця 14.1 – Таблиця істинності функцій дешифратора

a3 a2 a1 y0 y1 y2 y3 y4 y5 y6 y7

0 0 0 0 1 0 0 0 0 0 0 0

1 0 0 1 0 1 0 0 0 0 0 0

2 0 1 0 0 0 1 0 0 0 0 0

3 0 1 1 0 0 0 1 0 0 0 0

4 1 0 0 0 0 0 0 1 0 0 0

5 1 0 1 0 0 0 0 0 1 0 0

6 1 1 0 0 0 0 0 0 0 1 0

7 1 1 1 0 0 0 0 0 0 0 1

Функціональна схема повного дешифратора зображена на рисунку 14.2.

Неповний дешифратор має на два елемента І менше, ніж повний (що реалізують

конституенти одиниці 6 і 7).

Рисунок 14.2 – Схема повного дешифратора

Дешифратори часто мають вхід дозволу, або керуючий вхід Е (від англ.

Enable). При Е = 1 дешифратор виконує перетворення, при Е = 0 на всіх виходах

2

встановлюються неактивні рівні незалежно від вхідного коду. Вхід Е часто

виконують інверсним. Дешифратор, що має вхід дозволу, іноді називають

декодер-демультиплексор і на умовному позначенні замість символу DC

використовують символ DX. На рисунку 14.3. показана група з п’яти

дешифраторів, сполучених у два каскади.

E a16 a8

a4 a2 a1

1 DC4 0

2

1

2

E

3

E DC0 0

1

.

2

.

4

7

0

.

.

7

E DC1 0

1

.

2

.

4

7

8

.

.

15

E DC2 0

1

.

2

.

4

7

16

.

.

23

E DC3 0

1

.

2

.

4

7

24

.

.

31

Рисунок 14.3 – Каскадне з’єднання дешифраторів

Вся група працює як один дешифратор 5-32. Два старші розряди адреси а16 і

а8 розшифровуються дешифратором 2-4 DC4, який за входами Е керує чотирма

дешифраторами 3-8 другого каскаду. Молодші розряди адреси а4, а2, а1 надходять

на всі дешифратори другого каскаду, але відкритим за входом Е виявляється лише

один з них. Йому і належатиме єдиний зі всіх 32 збуджений вихід. Так, під час

надходження коду а16а8а4а2а1 = 01111 у DC4 сигнал з’явиться на виході 1, і

входом Е буде відкритий DC1. Решта дешифраторів другого каскаду буде

замкнена. Розряди адреси а4а2а1 =111 викличуть появу 1 на виході 7 дешифратора

DC1, тобто на виході 15 всього складеного дешифратора, що відповідає заданій

адресі. Принцип використовується при побудові дешифраторів на багато виходів з

мікросхем дешифраторів з меншим числом виходів.

У розглянутому прикладі 5-розрядна адреса була розбита на дві групи в 2 і 3

розряди, і це визначило структуру всієї схеми. У загальному випадку

багаторозрядну адресу можна розбити на групи різними способами, і кожному

способу відповідатиме свій варіант схеми багатокаскадного (не обов'язково

двохкаскадного) дешифратора. Варіанти відрізнятимуться затримкою і

3

апаратурними витратами, тому можна ставити завдання вибору оптимальної в

заданій серії елементів структури.

Дешифратори, що випускаються у вигляді окремих вітчизняних мікросхем,

мають буквене позначення ІД. У серіях ТТЛ, в яких елементи І-НЕ найбільш

технологічні, дешифратори зазвичай мають інверсні виходи, тобто активний

низький рівень вихідного сигналу. Часові характеристики мікросхем

дешифраторів визначаються затримками, які наводяться у довідниках. Затримка

по тракту дозволу майже завжди менше затримки по тракту адреси.

Існують спеціалізовані дешифратори, призначені для застосування у

пристроях індикації. Наприклад, мікросхема К564ИД5 – складний дешифратор,

що забезпечує економічну роботу рідкокристалічного семисегментного

індикатора (рисунок 14.4).

16

Uи.п.с.

15

f

14

g

13

e

12

d

11

c

10

b

9

К564ИД5

1

2

3

4

5

E

C

B

D

A

F

6

7

-Uи.п.э. 8

a

Рисунок 14.4 – Семисегментний дешифратор К564ИД5

Вихідні підсилювачі дешифратора дозволяють видавати на індикатор змінну

напругу з амплітудою, яка в 2 рази перевищує напругу живлення. Підвищена

напруга необхідна для великих за розміром індикаторів.

На рисунку 14.5 показано підключення до дешифратора К564ИД5

семисегментного індикатора.

Uи.п.с.

16

1

B=2

2

C=2

3

D=2

7

8

5

9

К564ИД5

A=2

0

-Uи.п.э.

3

2

10

11

12

13

15

4

a

b

c

d

e

f

g

a

f

g

e

14

6

b

c

d

1

F

E

Рисунок 14.5 – Схема індикації на базі дешифратора К564ИД5

4

Амплітуда змінної напруги на сегменті відповідатиме сумі Uи.п.с.+Uи.п.э..

Вихідні сигнали A-D можуть мати ТТЛ-рівні. Частота змінного сигналу F

вибирається нижче верхньої межі частоти індикатора (наприклад, 30...200 Гц).

Шифратори призначені для перетворення чисел поданих у одиничній

позиційній системі числення у двійкове число. В одиничній позиційній системі

числення натуральне число N зображується одиницею у N-му розряді, в той час як

у решті розрядів стоять нулі. Наприклад, число 4 зображується 000001000, число

9 – 100000000.

В умовних позначеннях дешифраторів використовуються букви CD (англ.

Coder). Приклад графічного позначення шифратора на 8 входів та 3 виходи

показаний на рисунку 14.6. Сигнали на виходах шифратора формуються

відповідно до таблиці істинності 14.2.

Рисунок 14.6 – Умовне графічне позначення шифратора

Таблиця 14.2 – Таблиця істинності функцій шифратора

x0 x1 x2 x3 x4 x5 x6 x7 a3 a2 a1

0 1 0 0 0 0 0 0 0 0 0 0

1 0 1 0 0 0 0 0 0 0 0 1

2 0 0 1 0 0 0 0 0 0 1 0

3 0 0 0 1 0 0 0 0 0 1 1

4 0 0 0 0 1 0 0 0 1 0 0

5 0 0 0 0 0 1 0 0 1 0 1

6 0 0 0 0 0 0 1 0 1 1 0

7 0 0 0 0 0 0 0 1 1 1 1

У таблиці істинності наведена відповідність між вхідним одиничним

позиційним кодом і двійковим кодом перших десяти чисел. Кожен розряд

вихідного двійкового коду залежить від усіх розрядів вхідного коду і тому є

логічною функцією змінних х0, х1, х2,…, x9, тобто ai = f(х0, х1, х2,…, x9).

Виразимо розряди вихідного коду через розряди вхідного коду відповідно

до таблиці істинності за допомогою операцій диз’юнкції.

5

a3  x4  x5  x6  x7 ;

a 2  x 2  x3  x 6  x 7 ;

a1  x1  x3  x5  x7 .

Відповідно до наведених логічних виразів на рисунку 14.7 реалізована

схема шифратора.

Рисунок 14.7 – Схема шифратора

Відсутність сигналів на входах х0, х1, х2, …, x9 трактується схемою як

присутність на виході нульового сигналу.

Основне використання шифратора в цифрових схемах – введення первинної

інформації з клавіатури. При натисканні будь-якої клавіші на відповідний вхід

шифратора подається сигнал логічної одиниці, який передвоюється на виході у

двійково-десятковий код. Шифратори, які при одночасному натисненні декількох

клавіш видають код тільки старшої цифри, називаються пріоритетними.

6

Завдання до лабораторної роботи

1. Використовуючи у будь-яких сполученнях елементи 2І-НІ, 3І-НІ, 4І-НІ,

2АБО-НІ, 3АБО-НІ, 4АБО-НІ, побудувати найбільш простий дешифратор на

4 входи, де забороненими є набори, зазначені у таблиці згідно з варіантом.

Визначити складність отриманої схеми.

№

варіанту

1

2

3

4

5

6

7

8

9

10

Заборонені

набори

1, 5, 12

2, 8, 9

0, 3, 7

4, 14, 15

6, 9, 11

0, 7, 12

11, 13, 15

0, 5, 7

7, 8, 11

3, 7, 9

№

варіанту

11

12

13

14

15

16

17

18

19

20

Заборонені

набори

0, 2, 6

0, 9, 12

2, 3, 4

2, 5, 9

3, 8, 11

13, 14, 15

1, 4, 9

5, 7, 13

0, 7, 9

2, 3, 6

№

варіанту

21

22

23

24

25

26

27

28

29

30

Заборонені

набори

6, 9, 10

0, 10, 15

0, 4, 8

6, 7, 12

3, 13, 15

0, 3, 7

6, 8, 9

5, 6, 10

9, 11, 13

0, 5, 9

2. На елементах булевого базису побудувати найбільш простий шифратор

на 16 входів, де забороненими є набори, зазначені у таблиці згідно з варіантом.

Визначити складність отриманої схеми.

№

варіанту

1

2

3

4

5

6

7

8

9

10

Заборонені

набори

6, 9, 10

0, 10, 15

0, 4, 8

6, 7, 12

3, 13, 15

0, 3, 7

6, 8, 9

5, 6, 10

9, 11, 13

0, 5, 9

№

варіанту

11

12

13

14

15

16

17

18

19

20

Заборонені

набори

1, 5, 12

2, 8, 9

0, 3, 7

4, 14, 15

6, 9, 11

0, 7, 12

11, 13, 15

0, 5, 7

7, 8, 11

3, 7, 9

№

варіанту

21

22

23

24

25

26

27

28

29

30

Заборонені

набори

0, 2, 6

0, 9, 12

2, 3, 4

2, 5, 9

3, 8, 11

13, 14, 15

1, 4, 9

5, 7, 13

0, 7, 9

2, 3, 6

3. Розробіть і зберіть за допомогою Electronics Workbench схему

дешифратора 4×16 на основі двох дешифраторів 3×8 з використанням мікросхем з

бібліотеки компонентів. Переконайтеся в правильності функціонування

дешифратора.

7

Завдання для самостійної роботи

З використанням довідників зробити огляд мікросхем вітчизняного та

зарубіжного виробництва відповідно до варіанту: навести таблицю істинності,

схему розміщення виводів мікросхеми, призначення всіх виводів та короткий

опис роботи мікросхеми.

№ варіанту

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

1.

2.

3.

4.

5.

6.

7.

8.

9.

Мікросхеми

№ варіанту

КР1533ИД3 74LS154N

16

КР531ИД7

DM54148J

17

КМ555ИД18 CDB448E

18

КМ555ИВ1

DM74141J

19

К555ИД6

ECG74155

20

К555ИД3

FLJ155

21

К555ИД10

HD74141

22

К155ИД7

DM74145J

23

К155ИД6

HD74LS145P

24

К155ИД3

M533145

25

К155ИД10

M74LS145

26

К155ИД1

DM74148J

27

КР1554ИД14 MB74LS148

28

К564ИД7

MC54155W

29

К155ИД3

MC54F148D

30

Мікросхеми

К155ИД1

MC74145L

КР1554ИД14 MC74155N

К564ИД7

MC74F148D

К155ИД7

MH7442

К155ИД6

MIC54155J

К155ИД3

N74141F

К555ИД6

N74155B

К555ИД3

S54141F

К555ИД10

S54155F

КР1533ИД3 SN54145J

КР531ИД7

SN54148J

КМ555ИД18 DM54148J

К155ИД3

CDB448E

К555ИД6

DM74141J

К155ИД1

ECG74155

Контрольні питання.

Який пристрій називається дешифратором?

Що таке шифратор?

Скільки входів має дешифратор, у якого 10 виходів?

Як дешифратори і шифратори позначаються на схемах?

Які теореми булевої алгебри використовуються при реалізації логічних

функцій у базисі І-НІ, АБО-НІ?

У яких випадках корисно використовувати дешифратори для реалізації

булевих функцій?

Пояснити принцип роботи семисегментного дешифратора.

Що таке пріоритетний шифратор?

В яких пристроях використовуються двійково-десяткові дешифратори?

8