3952

Дослідження регістрів

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Лабораторна робота №13 Тема: дослідження регістрів. Мета: побудувати регістри на основі різних видів тригерів. Теоретичні відомості Регістрами називаються послідовнісні цифрові пристрої (ПЦП), які використовується для зберігання і виконання деяких л...

Украинкский

2012-11-10

429.31 KB

68 чел.

Лабораторна робота №13

Тема: дослідження регістрів.

Мета: побудувати регістри на основі різних видів тригерів.

Теоретичні відомості

Регістрами називаються послідовнісні цифрові пристрої (ПЦП), які

використовується для зберігання і виконання деяких логічних перетворень над

вхідним словом. Вони представляють собою впорядковану послідовність

тригерів, кількість яких відповідає кількості розрядів у слові, що обробляється, у

сукупності з логічними елементами. Регістри можуть виконувати наступні

мікрооперації: прийом слова з іншого ПЦП, передача слова в інший ПЦП,

порозрядні логічні операції, зсув слова вліво або вправо на задану кількість

розрядів, перетворення послідовного коду у паралельний і навпаки, встановлення

регістра у початковий стан. В залежності від функціональних властивостей, усі

регістри класифікують на дві категорії – накопичувальні регістри (або паралельні

регістри; регістри пам’яті; регістри зберігання; в англомовній термінології

Parallel Registers) і зсувні регістри (або послідовні регістри; в англомовній

термінології Shift Registers). У свою чергу, зсувні регістри за способом введення

та виведення даних діляться на паралельні, послідовні та комбіновані (паралельнопослідовні і послідовно-паралельні); за напрямком передачі (зсуву) інформації –

на однонаправлені та реверсивні.

Регістри є одними з найпоширеніших пристроїв цифрової техніки. При своїй

порівняній простоті вони мають великі функціональні можливості, і тому

застосовуються в якості керуючих і запам’ятовуючих пристроїв, генераторів,

перетворювачів кодів, лічильників, дільників частоти, вузлів організації часових

затримок.

Регістри пам’яті. Найпростішими з регістрів можна вважати регістри

пам’яті. Їх призначенням є зберігання двійкової інформації невеликого обсягу

протягом нетривалого проміжку часу. Зміна інформації, що зберігається у такому

регістрі, відбувається після установки на вхідній шині нових цифрових даних при

подачі певного рівня або фронту синхронізуючого сигналу (синхроімпульсу) на

вхід С регістра. При записі інформації у паралельний регістр усі біти вихідного

слова записуються одночасно. В якості розрядних тригерів регістра пам’яті

використовуються синхронізовані рівнем або фронтом тригери. Регістри пам’яті

можуть бути реалізовані на D-тригерах, якщо інформація поступає на входи

регістра у вигляді однофазних сигналів, і на RSC-тригерах, якщо інформація

поступає у вигляді парафазних сигналів.

1


а)

б)

Рисунок 13.1 – Схеми чотирьохрозрядних регістрів пам’яті на D-тригерах і RSCтригерах

На рисунку 13.1, а і б приведені схеми чотирьохрозрядних регістрів пам’яті

відповідно на D-тригерах і RSC-тригерах, синхронізованих рівнем і фронтом

синхроімпульсів (часто саме чотири тригери об’єднані в одному корпусі ІМС).

На рисунку 13.2 приведена схема чотирьохрозрядного регістра пам’яті у

сукупності із комбінаційним блоком, що задає вид виконуваної операції і працює

за логікою RD/ WR (читання інформації за високим рівнем сигналу і її запис за

низьким).

2


Рисунок 13.2 – Схема чотирьохрозрядного регістра пам’яті у сукупності із

комбінаційним блоком

Регістри пам’яті представлені в пакеті EWB реальними мікросхемами серії

74xxx. Однією з таких є мікросхема 74173.

Рисунок 13.3 – Послідовний чотирьохрозрядний регістр

Мікросхема 74173 (аналог ИР15) – послідовний чотирьохрозрядний регістр,

який здатний обслуговувати безпосередньо шину даних цифрової системи. Схема

включення пристрою приведена на рис. 2.3. Мікросхема має виходи 1Q…4Q, які

3


при високому рівні сигналів на входах G2', G1' можуть бути переведені у Z-стан.

Пристрій оснащений логічними елементами дозволу запису шляхом подачі

низького рівня сигналу на інверсні входи M, N (у пакеті EWB вони помилково

показані прямими)

Завантаження інформації в регістр відбувається синхронно з позитивним

перепадом тактового імпульсу, якщо на входах М, N присутні сигналу низького

рівня. Якщо на одному з цих входів наявний сигнал високого рівня, то після

приходу позитивного тактового перепаду в регістрі повинні залишатись попередні

дані. Вхід очищення регістра CLR має високий активний рівень. Якщо на входи

G2', G1' подані сигнали активного низького рівня, то дані, що містяться в регістрі,

відображаються на виходах 1Q…4Q. Присутність хоча б одного сигналу високого

рівня на входах дозволу G2', G1' викликає перехід у Z-стан (розмикання) вихідних

ліній; при цьому дані з регістрів на шину даних не проходять, виходи регістра не

впливають на роботу інших аналогічних виходів, під’єднаних до провідників

шини. На роботу входів очищення регістра CLR і тактового С зміна рівнів

сигналу на входах дозволу не впливає.

Регістри зсуву. Регістри зсуву (або послідовні регістри), окрім операції

зберігання даних, здатні здійснювати перетворення інформації (наприклад,

послідовного двійкового коду у паралельний і навпаки), виконувати арифметичні

та логічні операції, виступати в якості елементів часової затримки. Вони можуть

бути використані для побудови помножувачів і подільників двійкових чисел, адже

зсув двійкового числа вліво на один розряд відповідає множенню його на 2, а зсув

вправо – діленню на 2. Зсувні регістри дуже зручно використовувати у

мікропроцесорних системах для розширення ліній виведення даних (наприклад,

при організації динамічного керування індикаторною схемою).

Усі регістри зсуву будуються на основі двоступінчатих тригерів або тригерів,

синхронізованих фронтом синхронізуючих імпульсів. Із надходженням кожного

тактового імпульсу відбувається перезапис (зсув) вмісту тригера кожного розряду

в сусідній розряд без зміни порядку слідування нулів та одиниць. При зсуві

інформації вправо після кожного тактового імпульсу біт з більш старшого розряду

зсувається у молодший, а при зсуві вліво – навпаки.

Приклад схеми регістра зсуву приведений на рисунок 13.4.

Рисунок 13.4 – Схема регістра зсуву

4


Регістри зсуву використовуються для побудови засобів відображення

інформації типу «рухомий рядок», які набули широкого поширення останнім

часом (інформаційні табло, рекламні щити і т.д.). На рисунку 13.5, а приведена

спрощена схема керування матрицею світлодіодів 5×6. Зрозуміло, така матриця

має досить низьку розрядність, і через це навіть сформувати на ній повноцінні

символи складно, але за допомогою такої схеми можна зрозуміти загальний

принцип роботи пристрою «рухомий рядок». Рисунку 13.5, б розкриває

внутрішню структуру підсхеми 6D_TRIG – це регістр зсуву, побудований з шести

послідовно з’єднаних D-тригерів.

Пояснимо принцип формування символів.

Припустимо, що необхідно сформувати і вивести на рухомий рядок

стилізований надпис R1, як це показано на рисунку 13.5, а. Для цього необхідно

виконати таку послідовність дій:

на аркуші паперу вписати необхідні символи в матрицю, висота якої

дорівнює кількості світлодіодів у біжучому рядку по вертикалі (зафарбувати

потрібні клітинки);

привласнити клітинкам, що виявилися зафарбованими, значення «1», а

незафарбованим – значення «0»;

нанести розрядну сітку;

запрограмувати пристрій Word Generator (генератор слів) шляхом

занесення чисел у поле Binary так, щоб він формував на своїх виходах у

паралельному форматі потрібний двійковий код.

Усю цю послідовність дій відображає рисунку 13.6.

а)

5


б)

Рисунок 13.5 – Формування і вивід на рухомий рядок стилізованого надпису

старший

1

1

1

1

молодший 1

1

0

1

1

0

1

1

1

0

1

0

0

0

0

0

0

1

0

0

1

1

1

1

1

1

0

0

0

0

1

а)

б)

Рисунок 13.6 – Послідовність дій по формуванню на біжучому рядку

стилізованого надпису

До зсувних також відносяться реверсивні регістри, які можуть здійснювати

зсув в обох напрямках. Такі регістри повинні містити у своєму складі

комбінаційні логічні схеми керування, які забезпечують проходження сигналу з

виходу Q i-го тригера на вхід D (i – 1)-го тригера при зсуві коду вправо і

проходження цього ж сигналу на вхід D (i + 1)-го при реалізації зсуву коду вліво.

Схема побудови реверсивного регістра приведена на рису. 2.7, а; внутрішня

структура підсхеми KOMB – на рисунок 13.7, б. Напрямок зсуву вибирається

перемикачами [L] – Left і [R] – Right.

6


(від Q i-2)

Q i+1

Qi

(на D i+2)

Q i-1

(на D i-2)

а)

б)

Рисунок 13.7 – Схема реверсивного регістра та внутрішня структура підсхеми

KOMB

Послідовно-паралельні регістри. На рисунку 13.8 показаний приклад

побудови такого регістра на JK-тригерах (у приведеній схемі JK-тригери

працюють у режимі D-тригерів). Запис числа в регістр у паралельному коді

відбувається при подачі двійкового числа на входи [1], [2], [3], [4] і сигналу

низького рівня на вхід [M]. Коли на вході [M] встановлений сигнал високого

рівня, пристроєм Word Generator здійснюється послідовне завантаження

інформації в регістр через вхід D.

7


Рисунок 13.8 – Схема послідовно-паралельного регістра на JK-тригерах

Створення і використання підсхем

Модель синхронізованого RS-тригера у стандартній бібліотеці EWB

відсутня. Але, зважаючи на те, що тригерні схеми будуються на основі елементів

логіки, її можна створити власноруч. Для цього, побудувавши схему внутрішньої

структури синхронізованого RS-тригера, як показано на рисунок 13.9, а, потрібно

виділити усі його компоненти і внести її всередину блоку (підсхеми). Слід

пам’ятати, що частина схеми, яка виділяється, має бути розташована таким

чином, щоб до неї не потрапили провідники і компоненти, котрі до неї не

відносяться. Після виділення фрагменту схеми треба або скористатися кнопкою

(Create Subcircuit) на панелі інструментів, або вибрати пункт меню

Circuit >> Create Subcircuit…, або натиснути комбінацію клавіш Ctrl + B. На

екрані з’явиться діалогове вікно (рисунок 13.9, б), у поле Name якого необхідно

внести назву створюваного блоку, після чого можливі наступні варіанти:

Copy from Circuit – виділений фрагмент схеми копіюється з указаною

назвою в бібліотеку Favorites, яка є доступною через кнопку

, без внесення

змін до основної схеми;

Move from Circuit – виділений фрагмент схема зникає з основної схеми і у

вигляді підсхеми з привласненою їй назвою з’являється в бібліотеці Favorites;

Replace in Circuit – виділений фрагмент схеми замінюється на основній

схемі підсхемою з привласненою їй назвою і одночасно копіюється в бібліотеку

Favorites;

Cancel – відмінити дію.

8


Для перегляду чи редагування підсхеми необхідно двічі натиснути ліву

клавішу миші на її позначці. Редагування підсхеми здійснюється на основі

загальних принципів редагування схеми в пакеті EWB. При створенні виводів

підсхеми необхідно з потрібної точки за допомогою курсору миші протягнути

провідник до краю вікна підсхеми до появи незафарбованої прямокутної

контактної площадки. Для видалення виводу необхідно курсором миші винести

прямокутну площадку за межі вікна підсхеми.

На рисунок 13.9, в приведене зображення створеної підсхеми, що містить у

собі схему синхронізованого RS-тригера. Підсхему можна використовувати

тільки у межах файлу, в якому вона створена.

б)

а)

в)

Рисунок 13.9 – Схема синхронного RS-тригера

Створення і використання підсхем надає можливість значно спрощувати

зовнішній вигляд схеми, яка збирається в EWB, для її більш наочного

представлення і узагальнення і часто використовуватиметься у подальших

лабораторних роботах.

Індивідуальне завдання

1. У пакеті EWB підготувати і дослідити схему регістра пам’яті на базі Dтригерів (рисунок 13.1, а).

2. Створити підсхему RSC-тригера і на її основі побудувати схему регістра

пам’яті (рисунок 13.1, б). Дослідити роботу цієї схеми.

3. Зібрати схему, яка приведена на рисунку 13.2, дослідити роботу регістра

пам’яті 74173. Дослідити один з бібліотечних регістрів пам’яті.

4. Зібрати та дослідити схему регістра зсуву (рисунок 13.3).

5. Дослідити один з бібліотечних регістрів зсуву.

9


6. Підготувати схему керування пристроєм відображення інформації типу

«рухомий рядок» (рисунок 13.4). Сформувати коротке слово для виведення.

Виконати завдання з використанням реальної мікросхеми регістра зсуву.

7. Зібрати схему (рисунок 13.6) і дослідтити роботу реверсивного регістра.

8. Зібрати схему (рисунок 13.7) і дослідити робота послідовно-паралельного

регістра.

Самостійна робота

Заповнити таблицю відповідності зарубіжних мікросхем регістрів, моделі

яких присутні в бібліотеці пакету EWB, і вітчизняних аналогів.

Номер

у EWB

4014

4015

7491

74164

74165

74166

74194

74195

74198

74199

74350

74395

Вітчизняний

аналог

Призначення (англ.)

Короткий опис

Серія 4хх

8-bit Static Shift Reg

Dual 4-bit Static Shift Reg

Серія 74хх

8-bit Shift Reg

8-bit Parallel-Out Serial Shift Reg

Parallel-load 8-bit Shift Reg

Parallel-Load 8-bit Shift Reg

4-bit Bidirectional Univ. Shift Reg

4-bit Parallel-Access Shift Reg

8-bit Shift Reg (shl/shr Ctrl)

8-bit Shift Reg (sh/ld Ctrl)

Серія 743хх

4-bit Shifter w/3-state Out

4-bit Cascadable Shift Reg

w/3-state Out

Контрольні питання

1. Що таке регістри? Які функції вони можуть виконувати?

2. Які типи регістрів Вам відомі? Чим обумовлене їх різноманіття?

3. Яким шляхом набори тригерів можуть бути перетворені у регістри

пам’яті та у регістри зсуву?

4. Як з використанням регістрів зсуву виконуються операції ділення та

множення?

5. Маємо умовне зображення мікросхеми регістра з позначеннями виводів.

Яка ще потрібна інформація, щоб визначитися з режимами її роботи?

10



 

А также другие работы, которые могут Вас заинтересовать

18560. Математические модели: имитационные, теоретические, эмпирические 17.12 KB
  Математические модели: имитационные теоретические эмпирические. Имитационная модель определяется как такая алгоритмическая ММ которая отражает поведение объекта во времени при задании различных внешних воздействий на объект. Теоретические ММ создаются в резуль...
18561. Методика получения математических моделей 18.33 KB
  Методика получения математических моделей. включает в себя следующие операции: 1. Выбор свойств объекта которые подлежат отражению в модели. Выбор основан на анализе возможных применений модели и определяет степень универсальности ММ. 2. Сбор исходной информаци...
18563. Компонентные и топологические уравнения на иерархическом уровне Б 317.82 KB
  Лекция 9 Компонентные и топологические уравнения на иерархическом уровне Б. При получении математических моделей ММ элементов уровня Б чаще применяют теоретический подход. При этом сложный объем разбивается на элементы участки. Далее производится усреднение зна...
18565. Объект проектирования и его математическая модель 70.25 KB
  Лекция 3. Объект проектирования и его математическая модель. Математическая модель – это совокупность математических объектов чисел переменных векторов множеств и т.д. и отношений между ними которая адекватно отображает некоторые свойства проектируемого объекта...
18566. ОБЩИЕ СВЕДЕНИЯ О ПРОЕКТИРОВАНИИ ТЕХНИЧЕСКИХ ОБЪЕКТОВ 221 KB
  ОБЩИЕ СВЕДЕНИЯ О ПРОЕКТИРОВАНИИ ТЕХНИЧЕСКИХ ОБЪЕКТОВ Инженерная деятельность человека связанна прежде всего с разработкой технических объектов с их проектированием. Проектирование это комплекс работ по изысканиям исследованиям расчетам и конструированию и
18567. Системы автоматизированного проектирования и их место среди других автоматизированных систем 99 KB
  Системы автоматизированного проектирования и их место среди других автоматизированных систем Структура САПР Как и любая сложная система САПР состоит из подсистем рис. 1.1. Различают подсистемы проектирующие и обслуживающие. Проектирующие подсистемы непосредствен...
18568. МАТЕМАТИЧЕСКОЕ ОБЕСПЕЧЕНИЕ СИНТЕЗА ПРОЕКТНЫХ РЕШЕНИЙ 69 KB
  МАТЕМАТИЧЕСКОЕ ОБЕСПЕЧЕНИЕ СИНТЕЗА ПРОЕКТНЫХ РЕШЕНИЙ Постановка задач параметрического синтеза Место процедур синтеза в проектировании Сущность проектирования заключается в принятии проектных решений обеспечивающих выполнение будущим объектом предъявляемых к