39868

АЦП с буферной памятью

Дипломная

Коммуникация, связь, радиоэлектроника и цифровые приборы

Схема АЦП с буферной памятью состоит из следующих блоков: генератор тактовых импульсов, счётчик формирователь адресов, буферную память составляет динамическое ОЗУ, мультиплексор, регистр последовательного приближения, буферный регистр, компаратор, ЦАП и три логических элемента.

Русский

2013-10-10

1.45 MB

14 чел.

СОДЕРЖАНИЕ.

1. Введение                                                                            2

2. Общий раздел                                                                   3

  2.1. Классификация и характеристики устройства               3

  2.2. Разработка структурной схемы                                          4

  2.3. Выбор элементной базы                                                       6

  2.4. Разработка функциональной схемы                                12     

 

3. Специальный раздел                                                    14

  3.1. Разработка принципиальной электрической схемы   14

  3.2. Расчетная часть                                                                   16

  3.2.1. Расчёт быстродействия                                                   17

  3.2.2  Расчет мощности потребляемой устройством            19                                                 

  3.2.3. Расчет надёжности                                                           20 

4. Конструкторский раздел                                              21

  4.1 Конструкция устройства                                                    21

   4.2 Сборка микросхем на плате                                              22

5. Вывод                                                                               23

6. Литература                                                                      24

                  1.Введение

 За последнее десятилетие в мире создано более сотни типов ИС ЦАП и АЦП, отличающихся по функциональному составу и назначению, конструктивным, электрическим и эксплуатационным характеристикам. Известно их применение совместно с микропроцессорами и микро ЭВИ в составе устройств сопряжения с объектами и интерфейса, а также использование в качестве самостоятельных функциональных элементов в узлах и блоках РЭА. Современный этап характеризует большие и сверхбольшие интегральные схемы ЦАП и АЦП, обладающих высокими эксплуатационными параметрами: быстродействием, малыми погрешностями, много разрядностью. Цифро-аналоговые и аналого-цифровые преобразователи АЦП находят широкое применение в различных областях современной науки и техники. Они являются неотъемлемой составной частью цифровых измерительных приборов, систем преобразования и отображения информации, программируемых источников питания, индикаторов на электронно-лучевых трубках, радиолокационных систем, установок для контроля элементов и микросхем, а также важными компонентами различных автоматических систем контроля и управления, устройств ввода- вывода информации ЭВМ. На их основе строят преобразователи и генераторы практически любых функций, цифроуправляемые аналоговые регистрирующие устройства, корреляторы, анализаторы спектра и т. д. Велики перспективы использования быстродействующих преобразователей в телеметрии и телевидении. Несомненно, серийный выпуск малогабаритных и относительно дешевых АЦП еще более усилит тенденцию проникновения метода дискретно-непрерывного преобразования в сферу науки и техники. В настоящее время применяют три вида технологии производства АЦП: модульную, гибридную и полупроводниковую. При этом доля производства полупроводниковых интегральных схем (ИМС ЦАП и ИМС АЦП) в общем объеме их выпуска непрерывно возрастает и в недалеком будущем, по-видимому, в модульном и гибридном исполнении будут выпускаться лишь сверхточные и сверхбыстродействующие преобразователи с достаточно большой рассеиваемой мощностью.


2. Общий раздел

2.1. Классификация существующих устройств

Классификация АЦП делится на 3 типа:

  1.  АЦП последовательного приближения, заключается в возможности организации синхронной и циклической работы, производства уменьшения числа разрядов и вывода данных в последовательном коде.
  2.  АЦП считывания, выполняет функцию параллельного преобразования входного напряжения в один из видов цифрового кода: двоичного (прямого или обратного) и с дополнением до двух (прямого или обратного).
  3.  Интегрирующие АЦП, предназначены для применения в измерительной аппаратуре различного назначения.

Основными характеристиками АЦП являются: разрешающая способность, точность и быстродействие. Разрешающая способность определяется разрядностью и максимальным диапазоном входного аналогового напряжения, точность – абсолютной погрешностью полной шкалы, нелинейностью и дифференциальной нелинейностью. Быстродействие АЦП характеризуется временем преобразования tпрб т.е. интервалом времени от момента заданного изменения сигнала на входе до появления на выходе, устанавливающегося кода.

По структуре построения АЦП делятся на два типа: с применением ЦАП и без них. В настоящее время в интегральном исполнении реализованы АЦП развёртывающего типа. Развёртывающие АЦП переводят аналоговый сигнал в цифровой последовательный, начиная с младшего значащего разряда до цифрового кода на выходе, соответствующего уровню входного аналогового напряжения АЦП. К этому типу можно отнести АЦП последовательного приближения со счётчиком.

  К схемам АЦП без применения ЦАП  относятся АЦП двойного интегрирования и параллельного действия. Способ двойного интегрирования позволяет хорошо подавлять сетевые помехи; кроме того, для построения схемы АЦП не требуется ЦАП с высокоточными резистивными матрицами.    

2.2 Разработка структурной схемы

                                   

 Схема АЦП с буферной памятью состоит из следующих блоков: генератор тактовых импульсов, счётчик формирователь адресов, буферную память составляет динамическое ОЗУ, мультиплексор, регистр последовательного приближения, буферный регистр, компаратор, ЦАП и три логических элемента.

 Генератор и счётчик формируют адресные коды в стартстопном или непрерывном режиме. Тактовая частота, с которой производится дискретизация входного аналогового сигнала Ux, зависит от динамических параметров элементов АЦП, главным образом от времени установления ЦАП. С выхода микросхемы памяти мы снимаем восьмиразрядный цифровой код. Время одного измерения равно длительности установления на выходе буферного регистра цифрового кода, отображающего значения амплитуды выборки входного сигнала Ux.

  Структурная схема приведена на рисунке 1.

2.3 Выбор элементной базы

Микросхема К155 АГ3

         Рисунок 2

Микросхема К155ИЕ2

             Рисунок3

       

Микросхема КР537 РУ8

                                                           

            Рисунок 4

  Cs1                  

  Cs2

 WR/RD

DIO0... DIO7

A0 …A7

   Режим

   работы

    1

   Х

      Х

      Z

     X

Хранение

    0

   0

   

      A

    D0 D7

     A

Запись

    0

   1

      A

  D0…. D7

     A

Считывание

Icc, mA =30

Iccs, mкA, Ucc =1mA

U1 B (H)=0,4          U0, B (L)=0,4          

U2 B (L)=4,1           U0 ,B (H)=2,4

I0, mA(L) =1,6

I0, mA(H) =0,1

Микросхема имеет организацию 2К*8 бит (буквой К обозначают число равное 210=1024) и, следовательно, допускает запись или считывание информации восьмиразрядными словами (байтами).

выводы

обозначение

     назначение

1-4, 5-7,

15 – 17

11 - 14

А0-А3, А7-А9,

А6,А5,А4

DIO0-DIO3

       CS

   WR/RD

       

       

Адресные входы

Входы, выходы данных

Выбор микросхемы

Запись / считывание

Выбранные четыре бита информации параллельно проходят через разрядную схему, и после усиления и формирования в выходном блоке появляются на обедненных входах – выходах. Все блоки работают одновременно и управляются сигналами выбора микросхемы CS, записи – считывания WR/RD либо их комбинацией, вырабатываемой в блоке управления.

Микросхема К155КП 1

                              Рисунок 5

Микросхема К155ИР 17

                     Рисунок 6

Микросхема К572ПА1

                  Рисунок 7

Микросхема К155ТМ7

 

                       Рисунок 8

3 микросхемы К155ЛН1

                          Рисунок 9

Микросхема К134СП1

                                      СП1 – это схема двух четырех  разрядных чисел, имеет 11 входов, четыре пары из них принимает четырехразрядных  чисел А0 … А3

                                       и В0 … В3, а три входа 1)          

                                   В), 2) (А=В), 3) (АВ) необходимы для                    

                                   увеличения емкости схемы (Рисунок 5).            

                                   Компаратор имеет 3 выхода: АВ, А=В,

                                    АВ.

                                    Работа микросхемы таблица 5.

                                    8 – общий,   16 – напряжение питания.

                                      15, 14, 2, 1, 7, 9, 10, 11, 4, 5, 8 – входы.

                                      13, 12, 13 – выходы.

 

Таблица 4

Входы сравнения данных

Входы каскадов

Выходы

А3,В3

А2,В2

А1,А1

А0,В0

АВ

АВ

А=В

АВ

АВ

А=В

А3В3

А3В3

А3=В3

А3=В3

А3=В3

А3=В3

А3=В3

А3=В3

А3=В3

А3=В3

А3=В3

А3=В3

А3=В3

А3=В3

Х

Х

А2В2

А2В2

А2=В2

А2=В2

А2=В2

А2=В2

А2=В2

А2=В А2=В2

А2=В2

А2=В2

А2=В2

Х

Х

Х

Х

А1В1

А1В1

А1=В1

А1=В1

А1=В1

А1=В1

А1=В1

А1=В1

А1=В1

А1=В1

Х

Х

Х

Х

Х

Х

А0В0

А0В0

А0=В0

А0=В0

А0=В0

А0=В0

А0=В0

А0=В0

Х

Х

Х

Х

Х

Х

Х

Х

1

0

0

Х

1

0

Х

Х

Х

Х

Х

Х

Х

Х

0

1

0

Х

1

0

Х

Х

Х

Х

Х

Х

Х

Х

0

0

1

1

0

0

1

0

1

0

1

0

1

0

1

0

0

0

0

1

0

1

0

1

0

1

0

1

0

1

0

0

0

1

0

0

0

0

0

0

0

0

0

0

1

1

0

0

2.4 Разработка функциональной схемы

Устройство может работать в режимах измерения, хранения измеренной информации и её вывода для индикации или регистрация в цифровой и аналоговой форме представления.

При наличии на входе Измерение сигнала 1 АЦП с частотой тактовых импульсов выбирает значения напряжения аналогового сигнала Ux и преобразует их в восьмиразрядный цифровой код, снимаемый с выхода буферного регистра. Микросхема памяти включена параллельно цепи преобразования и находится в режиме записи. Цифровые сигналы с выхода компаратора поступают на вход микросхемы памяти и поразрядно записываются в накопитель по мере изменения адресов. Эта информация может быть сохранена заданное время при снятии разрешения со входа «Измерение». Микросхема в этом случае находится в режиме считывания, но мультиплексор при отсутствии сигнала разрешения «Вывод» закрывает её выход для считывания.

В режиме вывода микросхема памяти включена через мультиплексор в цепь преобразования считываемых с её выхода, по мере возрастания адресов, сигналов в восьмиразрядный параллельный код на выходе буферного регистра и в соответствующий ему аналоговый уровень напряжения на выходе ЦАП. Выходные сигналы можно подать на регистрирующее устройство и индикатор, например на экране осциллографа. В режиме вывода измерительной информации из накопителя мультиплексор исключает из цепи преобразования компаратор, следовательно, изменения его состояния под воздействием сигнала на входе Ux не влияют на вывод информации.

Схема функциональная представлена на рисунке 11.

3. СПЕЦИАЛЬНЫЙ РАЗДЕЛ.

3.1 ОПИСАНИЕ СХЕМЫ ЭЛЕКТРИЧЕСКОЙ ПРИНЦИПИАЛЬНОЙ.

 Компаратор DA1 преобразует аналоговый сигнал в цифровой сигнал. Цифровой сигнал с выхода компаратора поступает на микросхему памяти. Формирование адреса для микросхемы памяти происходит следующим образом. Генератор, собранный на микросхеме DD1 вырабатывает тактовые импульсы с частотой F0, которые поступают на вход счётчика, собранного на микросхемах DD2- DD4 и на стробирующий вход регистра DD8. С выхода счётчика 12 – разрядный адрес поступает на входы данных микросхемы памяти.

Таким образом информация поступающая на вход данных микросхемы памяти записывается под управляющим сигналом WRITE в память микросхемы. С её выхода сигнал поступает на логический элемент ВВ7, с которого сигнал идёт на регистр сдвига DD8, который преобразует последовательный код в параллельный 8- ми разрядный код. Далее с выхода регистра временного хранения DD9 этот код поступает на цифровые выходы и на входы данных аналого- цифрового преобразователя DA1, который преобразует цифровой сигнал в аналоговый.   

 

3.2.1 РАСЧЕТ НАДЕЖНОСТИ.

Надежность – это свойство изделия выполнять заданные функции сохраняя свои эксплутационные показатели в течении требуемого промежутка времени.

Надежность схем должна обеспечивается правильным набором элементов, правильным  их соединением, согласованием параметров, грамотной эксплуатацией.

Для каждого элемента определяем минимальное, среднее и максимальное значение интенсивности отказов.

Таблица 5

  Тип

элемента

Количество

Ni

Интенсивность отказов

io*10-6час-1

Ni*io*10-6час-1

max

cp

min

max

cp

min

Интегральные

микросхемы

14

0,71

0,1

0,00946

4,26

0,6

0,114

Резисторы

8

0,07

0,04

0,01

1,2

0,56

0,16

Соединение пайкой

240

0,01

0,01

0,01

2,4

2,4

2,4

Переключатели

3

0,25

0,25

0,25

2,25

2,25

2,25

  1.  Суммарное значение интенсивности отказов определяется по формулам.

                                   где Ni – число элементов одного типа.

                                   m – число типов элементов.

 max =Ni iomax = (8,52+0,98+2,4+2,25) 10-6=

                                  =14,15*10-61/час

 cp =  Ni iocp =(1,2+0,56+2,4+2,25) 10-6 =

                                 =6,41*10-61/час;    

  

min = Ni iomin =(0,114+0,14+2,4+0,25)10-6=

                                    =5,848*10-61/час;

  1.  Расчет вероятности безотказной работы в течение времени.

 

     t = 10 000 часов

     Pmax = e -min t = 0. 9415          - интенсивность отказов

     Pcp = e -cp t  = 0. 8989            е – натуральный логарифм =2.71

                                                                             

    Pmin = e -max t = 0. 695           t – время испытаний

  1.  Наработка на отказ показывает, какое количество часов схема будет работать без поломок.

Tmin =  =27570,9 час

Tcp =  =93896,7 час

Tmax =  =170998,6 час

3.2.2  РАСЧЕТ БЫСТРОДЕЙСТВИЯ.

При построении схемы учитывается суммарное время прохождения сигнала через элементы.

Средняя задержка распространения сигнала (tзд ср) – это наиболее распространенный параметр, характеризующий быстродействие логических интегральных схем и он определяется как время задержки переднего и заднего фронтов выходного напряжения.

tзд01 – время переключения каждого элемента из положения 0 в 1.

tзд10 – время переключения из 1в 0.

Определяем среднее время задержки распространения сигнала.

                                                

                                              

                                              

              

  

   

                                                

 

Находим общую задержку сигнала.

t = 40+23+100+40+20+120+32+22 = 307 нс

Частота работы:

  

F= = 1 / 307  = 3,25 МГц     

  1.  РАСЧЕТ ПОТРЕБЛЯЕМОЙ МОЩНОСТИ.

Рассчитываем мощность для каждой микросхемы, а также общую мощность.

Определяется по формуле.

Pпот. = мощность всех элементов             

                                                       

Расчеты сведены в таблицу. 

          Таблица 6

     Элемент

Количество

Потребляемая

мощность

К155ЛИ1

К155ТМ7

К155ИР17

К537РУ8

К155СП1

 К572ПА1

К155ИЕ2

 К155АГ3

3

1

1

1

1

1

1

1

430mBт

173mВт

165mВт

330mВт

234mВт

250mBт

152mBт

320mBт

Суммарная мощность устройств равна;

      Р = 3(430)+173+165+330+234+250+152+320=2,9 Вт

           

4.КОНСТРУКТОРСКИЙ РАЗДЕЛ.

4.1.СБОРОЧНЫЙ ЧЕРТЕЖ.

                         Технические условия на сборку изделия:

1.       Установленные размеры и радиусы  гибких  выводов электрорадиоэлементов обеспечить инструментом.

2.       Установку элементов производить по ОСТ 4.010.030-81, шаг координатной сетки 0,5мм.

3.       Формовка и установка ЭРЭ производится с соблюдением технических требований, предъявляемых стандартами и техническими условиями на конкретные типы ЭРЭ. Расстояние между элементами, между элементами и платой должно быть не менее 0,5мм. Высота установки элементов не должна превышать габаритного размера субблока.

4.       ПОС-61 ГОСТ 21931-76.

5.       Допускается наличие лаковых перемычек под микросхемами.

6        Позиционные обозначения элементов даны условно.

7        Покрытие (после контроля)- лак ЭП-730.9-УХЛ4.2,ГОСТ 20824-81 кроме поверхности Б, вилки XI.

  1.  Маркировать порядковый номер субблока, первую букву наименования предприятия-изготовителя и последние две цифры года выпуска краской МКЭ белой по ОСТ 4ГО.054.205 УХЛ4. Шрифт 3 по НО.010.070.

4.2. РАЗРАБОТКА ПЛАТЫ ПЕЧАТНОГО МОНТАЖА.

4.2.1. Габаритные размеры платы

На чертежах приводятся габаритные размеры платы.

Расстояния  между  центрами  печатных  проводников контактов разъемов должны составлять 2,54 мм.

       Платы должны изготавливаться из фольгированного стеклотекстолита толщиной 1,6 мм (отклонение не больше 0,2 мм). Коробление платы не должно превышать 1,3 мм на всей длине платы. Максимальная высота компонентов на собранной плате не должна превышать 10 мм.

4.2.2. Выбор технологического процесса изготовления печатных   

        плат.

Химический метод. При химическом методе изображение каким-либо способом, например фотографическим, офсетным или сеточным, наносят на фольгированный диэлектрик, закрепляют, а затем металл с незащищённых участков удаляют химическим травлением. Этот способ по сравнению с другими характеризуются высокой производительностью, однако, неудобен тем, что при его использовании отверстия остаются не металлизированными.

Электрохимический метод. При электрохимическом методе изображение наносят на изоляционное основание, в котором затем сверлят или пробивают отверстия. На следующем этапе изготовления    плату    полностью    покрывают    слоем электропроводящего материала, например серебра или графита. На обе стороны платы наносят негативное изображение схемы в виде защитного покрытия. После этого плату погружают в ванну меднения, в которой медь осаждается на незащищённые участки и в отверстия. После меднения защитный слой и плёнку электропроводящего материала удаляют механически или в специальном растворе.

4.2.3. Технические условия на изготовления печатной платы.

  1.  Плата должна соответствовать ГОСТ 23752-79, группа  

    жесткости 1.

2. Класс точности 3 по ОСТ 4.010.019-81.

3. Плату изготовить комбинированным негативным методом.f

4. Шаг координатной сетки 0,5 мм.

  6 . Ширина заштрихованных проводников в свободных местах    

      не менее 2 мм, в узких местах не менее 1,5 мм.

  7 . Предельные отклонения размеров между осями двух любых ламелей (внутри групп) ±0,1 мм.

  8 . Сдвиг ламелей, расположенных одна под другой, относительно их продольной оси не более 0,2 мм.

  9 . Величина деформации (изгиб и скручивание) печатной платы не более 0,4 мм на 100мм длины.

10. Незадействованные ламели не выполнять.

11. Шероховатость поверхностей ламелей л/1,25 .

12. Маркировать. Шрифт 2,5 по НО.010.070.

13. Соблюдением минимально допустимых расстояний между   

      печатными элементами и сохранением электрических связей.

14.   Допускается нарушение металлизации в отверстиях, к которым подходит печатный проводник.

15. Клеймить штамп ОТК и дату изготовления краской МА-514 черной УХЛ4 на свободном месте.

16. Материал-заменитель:     стеклотекстолит     ФС-2-35-1,5 ТУ16-503271-80

17. В отдельных узких местах допускается зазор между элементами проводящего рисунка выполнять не менее 0,15мм.

ВЫВОД.

В курсовом проекте разработан аналого цифровой преобразователь с буферной памятью.

Разработаны и построены такие схемы как структурная, функциональная, схема электрическая принципиальная. Произведены расчеты надежности, быстродействия и потребляемой мощности. 

7. СПИСОК ЛИТЕРАТУРЫ.

Каган Б.М.  Электронные вычислительные машины и системы. Минск:  Энерготомиздат 1985г.

Шило В.П. Популярные цифровые микросхемы. Минск: Радио и связь, 1989 г.

Якубовский С.В. Цифровые и аналоговые интегральные микросхемы.  Минск: Радио и связь, 1989г.

Тарабрин  Б.В. Интегральные микросхемы. – Минск: Радио и связь, 1984г.

О.Н.Лебедев Применение микросхем памяти в электронных устройствах.


Ucc

Ucc1

6

7

16

5

4

24

КР2201.121.07.04.ПЗ

3

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

4

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

5

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

6

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

7

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

8

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

9

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

10

Лист

Дата

Подпись

№ докум.

Лист

Изм.

Выход

цифровой

Выход аналоговый

Вход

Вывод

Измерение

  # / /\    

         

 

 

           U

     

   

D  

КР2201.121.07.04.ПЗ

12

Лист

Дата

Подпись

№ докум.

Лист

Изм.

  ==    

         D0

     

   

?

Ux  

Uo

?

8

?

8

?

 RG

         

         D0

     

?

DI  

C

?

????

?

 RG

         D0

     

         CC

   

?

?

?

?

?

Q1

?

Q1

?

?

?

?

?

R2

?

D2

?

D2

?

R1

?

D1

?

D1

?

11?

?

8

?

1

?

C??????????

С2

8           

K0

K08

K9         

             

                  Схема структурная

Изм.

Лист

№ докум.

Подпись

Дата

Лист

2

КР2201.121.07.04.ПЗ

3

17

Микросхема представляет собой двоично – десятичный четырёхразрядный счётчик. Каждая ИС состоит из четырёх триггеров, внутренне соединённых для деления на 2 и на 5. Может так же использоваться в качестве делителя на 10.

9

12

12

Q2

2

4

3

5

6

7

Q1

Q3

Изм.

Лист

№ докум.

Подпись

Дата

Лист

32

КР2201.121.07.04.ПЗ

Разраб.

Муравский А.Г.

Провер.

Беляева Н.И.

 

АЦП с буферной памятью

Лит.

Листов

24

ТПТ

15

14

13

21

11

19

20

10

CS2

2

1

0

W/R

9

10

3

4

CS1

18

7

6

5

4

3

2

1

0

8

6

8

5

7

1

22

 А     RAM     DIO

             

           

                

            

9

2

23

Микросхема представляет собой статическое запоминающее устройство  на основе КМОП-структур (рисунок 3)

Выбранные четыре бита информации параллельно проходят через разрядную схему, и после усиления и формирования в выходном блоке появляются на обедненных входах – выходах. Все блоки работают одновременно и управляются сигналами выбора микросхемы CS, записи – считывания WR/RD либо их комбинацией, вырабатываемой в блоке управления.

Назначение выходов представлены в таблице 3. Работа микросхемы в таблице 3

Таблица 1

Таблица 2

Q4

 Рисунок  1

C1

R/U

Q2

Q2

C2

R/C2

1

2

3

9

10

11

13

4

14

15

5

12

8

7

Генератор тактовых импульсов -вырабатывает импульсы для их последующего преобразования в цифровой код.

CT2/100

C

D0

D1

D2

D3

D4

D5

D6

D7

D8

D9

D10

D11

D12

D13

D14

D15

A

B

E

F

10

Микросхема представляет собой селектор – мультиплексор данных на 16 каналов со стробированием. Содержится 149 интегральных элементов. Количество информационных входов – 16, адресных – 4, стробирующих – 1.

C0

 J0

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

Q8

Q9

Q10

Q11

Q11

S

E

C

D

RG

Микросхема представляет собой 12 разрядный регистр последовательного приближения. Содержит 545 интегральных элементов.

Назначение выводов: 1- инверсный вход Е (разрешение); 2- выход J0; 3- инверсный выход С (завершение работы); 4- выход Q0; 5- выход Q1; 6- выход Q2; 7- выход Q3; 8- выход Q4;     

9- выход Q5; 11- вход D (данных);

12- общий; 13- вход С (тактовый);

14- инверсный вход S (пуск); 16- выход Q6; 17- выход Q7; 18- выход Q8;

19- выход Q9; 20- выход Q10; 21- выход Q11; 23- инверсный выход Q11;

24- напряжение питания  

9

8

7

6

5

4

3

2

1

23

22

21

20

19

18

15

14

13

MS

11

16

17

20

21

13

3

2

4

5

6

7

8

9

16

17

11

14

6

1

19

18

21

23

30

4

OЛW

22

20

24

38

8

9

10

11

12

13

14

15

16

17

 #/

RFB

OV#

RM

I2

U1

U2

UD

D0

D1

D2

D3

D4

D5

D6

D7

D8

D9

WR1

WR2

I1

2

47

48

Микросхема представляет собой 10- разрядный умножаемый ЦАП. Предназначенный для преобразования 10- разрядного параллельного кода на цифровых входах в один на аналоговом выходе, который пропорционален значениям кода и опорного напряжения.

Назначение выводов: 1- аналоговый выход 1; 2- аналоговый выход;3- общий; 4- цифровой вход 1(старший разряд);

5…12- цифровые входы 2…9;

13- цифровой вход 10(младший разряд); 16- напряжение питания; 15- опорное напряжение; 16- вывод резистора обратной связи.

A3

A2

A1

4

7

6

13

3

2

C4

D4

C3

D3

C2

D2

C1

D1

8

9

11

10

14

15

1

16

A4

RG

Микросхема представляет собой 4 D –триггера с прямыми и инверсными выходами. Содержит 132 интегральных элемента.

Назначение выводов: 1- выход инверсный А1; 2- вход D1; 3- вход D2; 4- вход синхронизации С3,С4; 5- Uпит; 6- вход D3; 7- вход D4;

8- выход инверсный А4; 9- выходА4;

10- выход А3; 11- выход инверсный А3;

13- вход синхронизации С1,С2; 14- выход инверсный А2; 15- выход А2; 16- выход А1.

Микросхема представляет   собой 6 логических элементов НЕ. Содержит 72 интегральных  элемента.

Назначение элементов:

1, 3, 5, 9, 11, 13 – входы 

2, 4, 6, 8, 10, 12 – выходы 

7- общий             

14 – напряжение питания          

13

1

12

11

8

9

6

4

2

5

3

1

1

1

1

1

1

10

  F

  X

  0

  1

  1

  0

F=X

Таблица 3

Изм.

Лист

№ докум.

Подпись

Дата

Лист

11

КР2201.121.07.04.ПЗ

12

13

3

           = =

             

           

                

            

14

1

15

2

11

4

А3

В3

А2

В2

А1

В1

А0

В0

А>B

A=B

7

9

10

5

8

A>B

A=B

A<B

A<B

Рисунок 10

C  

D

&    1

&

m

RAM

 

      D0

CS  

A

W/R

DI

 1

 1

СТ2

 Г

                  Схема функциональная

 Рисунок  11

КР2201.121.07.04.ПЗ

13

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

14

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

24

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

23

Лист

КР2201.121.07.04.ПЗ

19

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

18

Лист

Дата

Подпись

№ докум.

Лист

Изм.

   К155ИЕ2

tзд01 =100 нс                                               

tзд10 =100 нс                                               

    tзд ср =100 нс   

 

 К155ЛИ1

tзд01 =19 нс                                               

tзд10 =27 нс                                               

    tзд ср =23нс    

КР537РУ8

tзд01 =20 нс

     tзд10 =20 нс                                               

 tзд ср =20 нс

 К134СП1

tзд01 = 40нс                                               

tзд10 = 40нс                                               

   tзд ср =40нс    

  К155АГ3

tзд01 =28 нс                                               

tзд10 =35 нс                                               

    tзд ср =40 нс    

КР2201.121.07.04.ПЗ

17

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

16

Лист

Дата

Подпись

№ докум.

Лист

Изм.

Изм.

Лист

№ докум.

Подпись

Дата

Лист

15

КР2201.121.07.04.ПЗ

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

22

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

21

Лист

Дата

Подпись

№ докум.

Лист

Изм.

КР2201.121.07.04.ПЗ

20

Лист

Дата

Подпись

№ докум.

Лист

Изм.

К155ИР17

tзд01 = 16нс                                               

tзд10 = 20нс                                               

   tзд ср =22нс    

К155ТМ7

tзд01 = 20нс                                               

tзд10 = 28нс                                               

   tзд ср =32нс    

 К572ПА1

tзд01 = 120нс                                               

tзд10 = 120нс                                               

   tзд ср =120нс    


 

А также другие работы, которые могут Вас заинтересовать

17734. Страхование ответственности 67.5 KB
  Тема 8 Страхование ответственности Имущественное страхование Особенности страхования в сельском хозяйстве Особенности страхования строенийОсобенности в транспортном страховании Страхование ответственности это отрасль страхования где объектом страхован
17735. Понятие и сущность перестрахования 44.5 KB
  Тема 9 Перестрахование Понятие и сущность перестрахования Виды перестрахования Понятие и сущность перестрахования Перестрахование является необходимым условием обеспечения финансовой устойчивости страховых операций и нормальной деятельности .В больш...
17736. Сетевые адаптеры. Драйверы сетевых адаптеров 40 KB
  Лабораторная работа №8 Сетевые адаптеры. Драйверы сетевых адаптеров. Цель работы: изучить оборудование предназначенное для передачи данных; научиться устанавливать драйверы плат сетевых адаптеров в среде операционной системы Windows NT Server; научиться наст...
17738. ПРИНЦИПЫ ФУНКЦИОНИРОВАНИЯ ЛОКАЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СЕТЕЙ 124.87 KB
  Лабораторная работа №1 ПРИНЦИПЫ ФУНКЦИОНИРОВАНИЯ ЛОКАЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СЕТЕЙ Цель работы : ознакомиться с основными принципами функционирования локальных вычислительных сетей Основные компоненты и типы ЛВС ЛВС на базе ПК получили в настоящее время
17739. Компоновка локальных вычислительных сетей 103.5 KB
  Лабораторная работа №2. Компоновка локальных вычислительных сетей Цель работы: изучить варианты компоновки локальных вычислительных сетей Понятие топологии сети и базовые топологии Существует большое число способов которыми можно соединить компьютеры
17740. ФИЗИЧЕСКАЯ СРЕДА ПЕРЕДАЧИ ДАННЫХ 205.5 KB
  Лабораторная работа №3 Физическая среда передачи данных Цель работы: изучить оборудование предназначенное для передачи данных Основные типы кабельных и беспроводных сред передачи данных На сегодня большая часть компьютерных сетей используют для соединен...
17741. РАСШИРЕНИЕ ЛОКАЛЬНЫХ СЕТЕЙ 230.5 KB
  Лабораторная работа № 6 РАСШИРЕНИЕ ЛОКАЛЬНЫХ СЕТЕЙ Цель занятия: Изучить причины расширения ЛВС и используемые для этого устройства Краткие сведения из теории ЛВС имеют свойство перерастать начальные проекты. С ростом компаний растут и ЛВС. Изменение профи...
17742. СЕТЕВЫЕ АРХИТЕКТУРЫ 219.5 KB
  Лабораторная работа №5. СЕТЕВЫЕ АРХИТЕКТУРЫ Цель работы : Ознакомиться со стандартами топологией и протоколами сети. Краткие сведения из теории Сетевая архитектура – это комбинация стандартов топологий и протоколов необходимых для создания работоспособной с