39962

Специализированный вычислитель (СВ)

Курсовая

Информатика, кибернетика и программирование

При обращении ВчУ в режиме Чтение к ОЗУ по адресу 034320 обращение происходит в ячейке ДЗУ с адресом 134320. Специализированный вычислитель СВ относится к классу специализированных ЭВМ и предназначен для решения специфических задач обработки информации: 1. Отображение информации на рабочих местах РМ лиц боевого расчета; 3. Вычислительное устройство ВчУ является основным операционным устройством СВ предназначенным для обработки цифровой и логической информации реагирования на сигналы прерывания внешних устройстви управления...

Русский

2013-10-13

194 KB

14 чел.

13

Содержание

Стр.

1.

Задание на курсовой проект….…………………….………

2

2.

Краткое описание тракта прохождения сигнала………….

  •  УОП – блок управления обменом и пультами .……….
  •  БГЗ – блок генератора знаков………………….……….

3

3

4

3.

Поиск неисправности на структурном уровне…………....

6

4.

Алгоритм поиска неисправности на структурном уровне.

8

5.

Поиск неисправности на функциональном уровне………

9

6.

Алгоритм поиска неисправности на функциональном

уровне………………………………………………………..

13

7.

Поиск неисправности на принципиальном уровне….……

14

8.

Алгоритм поиска неисправности на принципиальном

уровне………………………………………………………..

17

9.

Список элементов, необходимых для устранения

неисправности………………………………………………

22

10.

Выводы……………………………………………………...

23


1. Задание на курсовой проект.

При обращении ВчУ в режиме «Чтение» к ОЗУ по адресу 034320 обращение происходит в ячейке ДЗУ с адресом 134320.


2. СВ. Краткие теоретические сведения

2.1. Назначение спецвычислителя.

Специализированный вычислитель (СВ) относится к классу специализированных ЭВМ и предназначен для решения специфических  задач обработки информации:

1. Взаимодействие оператора с  центральным  вычислительным комплексом (ЦВК)    посредством команд, набранных на  пультах рабочего места (РМ);

2. Отображение информации на рабочих местах (РМ) лиц боевого расчета;

3. Взаимодействие ЦВК с аппаратурой передачи данных.

Спецвычислитель представляет собой многопроцессорный вычислительный комплекс (ВК) с блочным построением запоминающих устройств (ЗУ).

Связь между ЗУ и процессорами осуществляется по внутреннему магистральному каналу (ВМК),  включающему  магистраль  записи  (МЗп), магистраль чтения (МЧт), адресную магистраль  (МА)  и  кодовые  шины управления (КШУ1 и КШУ2).

Система команд и структура устройств СВ обеспечивает построение вычислителя со следующим максимальным составом аппаратуры :

* максимальное число блоков ДЗУ по 8К 36-разрядных слов - 8 (4 резервных и 4 рабочих, или при работе без резерва 8 рабочих);

* 7 блоков ОЗУ по 4К 36-разрядных слов (6 рабочих и 1 резервный, или при работе без резерва, 7-рабочих);

* суммарное количество процессоров УО и ВчУ в любом  сочетании не может быть больше 8.

2.2. Состав спецвычислителя (СВ).

СВ состоит из следующих основных функциональных устройств:

  •  вычислительного устройства (ВчУ);
  •  устройства обмена (УО);
  •  устройства управления внутренним магистральным каналом (УК);
  •  долговременного запоминающего устройства (ДЗУ-Э-8К-М);
  •  оперативного запоминающего устройства (ОЗУ-4К);
  •  внутреннего магистрального канала (ВМК), реализованного в виде распределительной коробки (КРС-2);
  •  пульта оперативного управления СВ (ПОУ СВ).

Вычислительное устройство (ВчУ) является основным операционным устройством СВ, предназначенным для обработки цифровой и логической информации, реагирования на сигналы прерывания внешних устройстви управления программами устройства обмена.

Устройство управления каналом (УК) предназначено для  управления взаимодействием нескольких процессоров (УО или ВчУ) с  блоками памяти, управления конфигурацией запоминающих устройств и  выработки синхронизирующих сигналов для ВчУ и УО.

Устройство обмена (УО) предназначено для организации обмена информацией между ОЗУ и абонентами независимо от ВчУ  с  минимальным количеством прерываний рабочей  программы, необходимых  для  запроса словосостояния устройства обмена и  каналов, выдачи  разовых  команд, запуска и останова каналов.

Оперативное запоминающее устройство (ОЗУ) предназначено для хранения текущей входной и выходной информации СВ, а также  оперативной и рабочая информация программ.

Долговременное запоминающее устройство (ДЗУ) служит для хранения программ и констант.

Одно устройство управления каналом (УК) СВ может обеспечить работу со встроенным резервом запоминающих устройств и процессоров в режиме многопроцессорного комплекса, а  также  комплексирования СВ в однородной многомашинной вычислительной системе.

Конфигурация рабочих и резервных блоков памяти осуществляется с помощью программно управляемого регистра  конфигурации  системы, находящегося в УК, а конфигурация вычислительных средств  осуществляется изменением программ, выполняемых ВчУ и УО.

Структура СВ имеет вид представленный на рис.1

2.3. Основные технические характеристики СВ.

  •  емкость ДЗУ с электрической перезаписью информации - 8192 32-разрядных слов (команд, констант);
  •  емкость ОЗУ - 4096 36-разрядных слов;
  •  быстродействие при выполнении арифметических и логических операций - около 200000 операций в секунду;
  •  разрядность обрабатываемой  ВчУ  информации - 18 разрядов (16-ть информационных и 2 контрольных);
  •  форма представления чисел - с фиксированной запятой в  дополнительном коде;
  •  схема приоритетного прерывания текущих программ от внешнихних сигналов и сигналов, вырабатываемых схемами аппаратного контроля - 16-ти канальная (хотя в системе используются только 5-ть каналов: 3 канала с РМ и 2 канала с ЦВК);
  •  количество уровней прерывания - один (то есть прерывание в прерывании запрещено);
  •  время вхождения в программу прерывания - не более 25 мкс;
  •  способ реализации прерывания - аппаратно-программный;
  •  количество каналов обмена с внешними устройствами - 4.
  •  типы каналов - селекторные.
  •  разрядность информационных слов в каналах от 1 до 36.
  •  способ обмена информацией - последовательным кодом;
  •  потребляемая мощность - не превышает 1,3 кВт;
  •  первичное электропитание - 220 + 5% в частотой 400-5% Гц;
  •  обдув аппаратуры воздухом  производится  с  производительностью - не менее 360 м /час с температурой от  + 5 С  до + 30 С.

2.4 Взаимодействие элементов СВ в режиме "Чтение".

Обмен между процессором П (УО или ВчУ)  и  запоминающим  устройством ЗУ (ОЗУ-4К или ДЗУ-Э-8К-М) осуществляется посредством внутреннего магистрального канала (ВМК), который состоит  из  магистрали записи (МЗп), магистрали чтения (МЧт) и магистрали адреса (МА).

Управляет этим обменом устройство  управления  каналом (УК). Оно же определяет приоритет обслуживания заявок обращения  к  запоминающим устройствам.

Устройство управления каналом (УК) имеет 8 рангов приоритетов для подключения процессоров (блоков УО и ВчУ) к ЗУ.

В спецвычислителе (СВ) УО подключено к старшему - 0-му приоритету, а ВчУ - к младшему - 7-му приоритету.

Для обращения к  запоминающему  устройству  (ЗУ)  процессор устанавливает на шинах магистрали адреса (МА) адрес блока ЗУ, к которому будет производиться обращение и выдает в УК сигнал  Тр Обр 1.

Устройство управления каналом (УК) анализирует адрес обращения и сигнал  Тр Обр 1  с целью определения, свободен  ли  в  данном такте работы УК требуемый блок ЗУ и нет ли в данном такте работы  УК обращения более приоритетного процессора (при обслуживании УК двух и более процессоров) к незанятому блоку ЗУ.

Если хотя бы одно из этих условий не выполняется, то обслуживание принятого требования откладывается до следующего такта работы УК, в котором будет производиться такой-же анализ.

При выполнении условий УК выдает в процессор сигнал ВдА, а в избранный блок памяти с задержкой сигнал  Обр 1.

По сигналу ВдА процессор выдает в магистраль  адреса  (МА) адрес требуемой ячейки памяти. По сигналу  Обр 1  адрес из МА  заносится в избранное ЗУ.

Одновременно возбуждается схема управления запоминающего устройства и формируется сигнал  Зан, который спустя 80 нс выдается в УК.

Сигнал  Зан служит для анализа состояния  занятости  ЗУ, к которому адресуется требование на обращение.

Длительность сигнала  Зан  при чтении составляет 1,3 мкс.

Через  1,2 мкс  (максимальное время цикла обращения к ОЗУ - 0,5 мкс) после сигнала  Обр 1 ЗУ выдает в 36-ти разрядную магистраль чтения (МЧт) считанную из ЗУ информацию, а в УК сигнал  Гот.

По сигналу  Гот  УК вырабатывает сигнал ПрС (прием  слова), который поступает в процессор, обратившийся к данному блоку ЗУ.

По сигналу  ПрС  информация, считанная из ЗУ записывается в процессор. На этом цикл чтения завершается.

3. Локализация неисправности на структурном уровне

Очевидно, что ошибка может возникать или в блоке ВчУ при формировании адреса модуля ЗУ, или в блоке УК при обработке адреса модуля. Блок-схема, ввиду простоты, не рисуется. Рассмотрим данные локализированные блоки.

4. ВчУ. Краткие теоретические сведения.

Основным операционным устройством СВ является вычислительное устройство.

   Вычислительное устройство выполняет следующие функции:

* прием и  обработка числовой информации,  принятой из ЗУ в сопровождении команд;

* организация  приоритетного  прерывания  выполняемой программы  под  воздействием  заявок  от  внешних и внутренних абонентов;

* инициация работы  устройства  обмена  СВ  с помощью разовых команд.

Операции в ВчУ  выполняются над 18 разрядными числами, а обмен организуется 36 разрядными числами.

Минимальная единица информации - байт (8 разрядов).

Максимальное быстродействие 20О тыс.операций в секунду.

Контроль команд и данных - побайтовый на нечетность.

Формат команды -36 разрядов (32 инф.+4 конт.)

Конфигурирование  информации  осуществляется по полусловам и байтам с точностью до байта.                                                         

                                                  + 2%

   Питание ВчУ- три фазы 220В +- 5% 400 Гц. - 5%

4.1 Схема взаимодействия ВчУ СВ с ЗУ.

Схема взаимодействия с ЗУ осуществляет анализ вида обращения (к ЗУ или ОР),формирует адрес модуля ЗУ и сигналы, управляющие обращением к ЗУ, а также управляет выдачей адреса модуля ЗУ в магистраль адреса.

Адрес  второго  операнда  в  формате  команды   16 разрядный и по нему может осуществляться обращение как к ОР так и к  ЗУ.  При обращении к ОР адрес  находится в 27-31-м разрядах, в остальных одиннадцати разрядах должны быть нули.

Схема,анализа обращения, представляет собой сборку на одиннадцать разрядов и размещается в ТЭЗе ЛУС-2-О54.  На входы ее заведены 16-26-й разряды регистра РР1. При наличии хотя  бы  одной  единицы  в  этих  разрядах обращение будет осуществляться к ЗУ.

Адрес модуля вырабатывается в  схеме  формирования адреса  модуля. Адрес  модуля  4-разрядный и формируется из приращений  баз  ДЗУ  команд,   ДЗУ   чисел,   ОЗУ   команд, ОЗУ   числа, 16,17,18-разрядов второго адреса, находящегося в РР1.

Схема формирования сигналов, управляющих обращением к  ЗУ  формирует сигналы  ТрОБРI  при чтении  из  памяти  и сигналы ТрОБРII и УЗП, управляющие записью в память.

Конструктивно схема формирования сигналов, управляющих обращением к ЗУ, расположена в ТЭЗе ЛУС-2-О83.

Работа схемы взаимодействия с ЗУ происходит следующим образом.

При любом  обращении  к памяти на запись или чтение, устройство управления выдает сигнал ОБР. Схема ВЗУ постоянно производит  анализ обращения (к ОР или ЗУ) и формирует адрес модуля. Если обращение осуществляется к ЗУ,то по сигналу ОБР схема  взаимодействия  с ЗУ вырабатывает ТрОБРI.  В ответ УК выдает сигналы  ВдА,  управляющий  выдачей  адреса  в  МА  и завершающий формирование ТрОБРI. Далее УК вырабатывает сигнал ПрС, сопровождающий число из М4m на ВР. Так происходит работа схемы  взаимодействия  с  ЗУ  при  считывании  информации из внешней памяти.

При  записи  устройство управления дополнительно  к сигналу ОБР выдает сигнал ПрЗП.  В ВчУ осуществляется только модифицированная  запись, то  есть  сначала  вся  информация считывается из ячейки, а лишь затем производится запись в нее нужной информации. При записи информации по  сигналу  ПрС  в схеме  взаимодействия с  ЗУ  формируется  сигнал ТрОБРII.  В ответ УК выдает сигнал ВдС, по которому вновь сформированное слово  передается в  МЗп  и завершается формирование сигнала ТрОБРII.

В данной курсовой работе мы не будем рассматривать возможную несправность блока ВЗУ или неисправности в составляющих приращений баз формирования адреса модуля. Примем, что адрес модуля сформирован ВчУ правильно. Следовательно, неисправность в блоке УК СВ.

5. УК СВ. Краткие теоретические сведения.

5.1 Назначение, состав и основные технические характеристики блока УК СВ

  Устройство управления каналом (УК) предназначено для:

обеспечения приоритетного обращения процессоров к общей памяти, включающей блоки ОЗУ и ДЗУ, а также к собственным регистрам УК посредством ВМК;

регламентирования времени загрузки внутреннего магистрального канала (ВМК)            процессорами;

управления конфигурацией блоков запоминающих устройств;

управления обменом информации с рулонным телеграфным аппаратом (РТА) или  ленточным телеграфным аппаратом (ЛТА);

синхронизации работы всех устройств, входящих в состав спецвычислителя (СВ).

              Устройство управления каналом (УК) рассчитано на обслуживание 8-ми процессоров (типа УО или ВчУ) и 15-ти блоков ЗУ (типа ОЗУ, ДЗУ). Комбинация из 8-ми процессоров может быть любой. Причем приоритет процессора соответствует его физическому номеру. Всего приоритетов обслуживания восемь (по количеству процес-соров) от 0-го до 7-го. 0-й (высший) приоритет, как правило присваивается устройству обмена (У О) остальные вычислительным устройствам (ВчУ). Время обслуживания одного процессора (без учета конфликтных ситуаций) составляет 665 нс (это один такт работы УК).

              Распределение номеров между блоками ЗУ следующее:

регистры УК имеют 0-й номер;

блоки ОЗУ имеют номера с1-го по 7-й;

блоки ДЗУ имеют номера с 8-го по 15-й

УК реализуется в одноярусном унифицированном блоке, который размещается в секции "А" шкафа  П.

         Для выполнения вышеперечисленных функций в состав УК входят (рис. 2):

устройство приоритетного обращения (УПО);

регистры УК (РУК);

синхронизатор (С):

           УПО обеспечивает обслуживание требования процессоров на обращение к общей памяти, подключая их на время цикла работы УК к внутреннему магистральному каналу (ВМК).

          Регистры УК обеспечивают регистрацию заявок на обслуживание от внешних устройств, формирование обобщенной заявки на прерывание программы и для маскирования   прерываний.

           Синхронизатор обеспечивает для формирование серий синхроимпульсов, необходимых для работы всех устройств спецвычислителя.   

Рис   .

Рассмотрим УПО, как единственно возможный источник неисправности.

5.2 Устройство приоритетного обращения (УПО)

5.2.1 Назначение и состав УПО.

     Устройство приоритетного обращения (УПО) предназначено для обслуживания требований  вычислительного устройства (ВчУ), устройства обмена (УО) на обращение к общей памяти, а также к собственным регистрам, и подключения их на время цикла обмена  к внутреннему магистральному каналу.

      В состав УПО (при рассмотрении максимальных возможностей УК) входят (рис.  ):

• 8 конфигураторов занятости (Кф Зан);

• 8 дешифраторов обращения (Дш Обр);

• 8 конфигураторов обращения (Кф Обр);

коммутатор обращения (К Обр);

схема контроля занятости (К Зан);

приоритетная схема 1 (ПС 1);

приоритетная схема 2 (ПС 2);

матрица связи (МС), состоящая из матрицы настройки (МН), матрицы обратной связи (МОС) и матрицы прямой связи (МПС).

        Схема контроля занятости (К Зан) предназначена для выработки сигнала сбоя занятости  (Сб Зан), если хотя бы в одном блоке ЗУ время занятости превышает контрольное время, представляющее  собой интервал - 4 мкс.

            Дешифратор обращения (Дш Обр) предназначен для селекции

незанятого блока

  ЗУ и формирования заявки (ЗК) для обращения к нему (рис.  ).

            Дешифратор обращения (Дш Обр) состоит из:

  • дешифратора ОЗУ (Дш ОЗУ);

  • дешифратора ДЗУ (Дш ДЗУ);

  • схемы выработки заявки (ЗК) к незанятому ЗУ.

             На вход дешифратора обращения (Дш Обр) поступают:

    ————

  • сигнал Тр Обр 1 - 0... 7 от соответствующего процессора;

                                              _    _   _  _

адрес блока ЗУ в обратном коде (а1, а2, а3, а4);

                                                            ___

сигналы занятости от каждого ЗУ (Зан 0... 15), которые предварительно проходят через конфигуратор  занятости (Кф Зан).

    На выходе дешифратора обращения (Дш Обр) формируются сигналы обращения Обр1- 0...15 

                      __    __                              ___                         

      (на функциональной схеме d0... dl5), а также заявка к незанятому блоку ЗУ (ЗК).

                                     _______                                   _____

     При наличии нулевого сигнала Тр Обр 1 и единичного сигнала ЗАН от свободного блока ЗУ, к которому адресуется требование, на соответствующем выходе дешифратора       ОЗУ (Дш ОЗУ) или дешифратора ДЗУ (Дш ДЗУ) формируется нулевой сигнал Обр 1-0...15                                   

 (d0... dl5), а на выходе схемы обработки заявки к незанятому блоку ЗУ образуется нулевой

сигнал ЗК. Таким образом, дешифратор обращения (Дш Обр) производит вначале анализ                           занятости блоков ЗУ, а затем (если требуемый блок свободен) приоритетную обработку  

 сигналов Тр Обр1 .Требование процессора удовлетворяется в том случае, если нет подобного    требования к свободному блоку ЗУ от более приоритетного процессора.

                      

  Логика выработки сигналов d0, dl,...dl5 и сигнала ЗК следующая:

                                                                                                    ______       __       __    __

d0 = Зан0 * а2 * а3 *а4

                                                                                                    _____      __       __

dl = Зан1* а2 * а3 * а4

.

.

.

                                                                                                      ______

d7 = Зан7 * а2 * а3 * а4

_         _____       __       __       __

d8 = Зан8 * а2 * а3 * а4

                                                                                           

d9 = Зан9 * а2 * а3 * а4

.

.

.

              ______

                                                             dl5=3aнl5*a2*a3 * a4

___        _       _             __         _        _________         _      _                                  _________   

ЗК= (d0^d1^... ^d7) v al v Тр Обр1 v (d8^d9^...d15) v al v Тр Обр1=

              __________      _       ________           __________                 ________

    = [(d0 v...v d7) v al v Тр Обр1] ^ [(d8 v...v dl5) v al v Tp Обpl] =

              ____________       _         _________           ____________                   _________

    = [(d0 v...v d7) v al v Тр Обр1] ^ [(d8 v...v dl5) v al v Tp Обpl] =

                                                                                                       

    = [(d0 v...v d7) ^ al ^ Тр Обр1] ^ [(d8 v...v dl5) ^ а1 ^ Тр Обр1]=

                                                                                                       

    = [(d0 v...v d7) ^ al ^ Тр Обр1] v [(d8 v...v dl5) ^ а1 ^ Тр Обр1]=

                                                                                

    = [(d0 v... v d7) ^ al v (d8 v... v dl5) ^ а1] ^ Тр Обр1

Конфигуратор обращения (Кф Обр) предназначен для осуществления подмены блоков (коммутации сигналов обращения) в определенных парах блоков и состоит из :

конфигуратора обращения к ОЗУ (Кф Обр ОЗУ);

конфигуратора обращения к ДЗУ (Кф Обр ДЗУ);

                        Для каждой пары блоков существует свой признак подмены (Пi), управляющий двумя ситуациями:

а) обращение осуществляется с подменой (Пi = 1);

б) обращение осуществляется без подмены (Пi = 0).

                     Признаки подмены задаются семиразрядным кодом подмены, который хранится в РУК на регистре подмены и управляет конфигуратором обращения (Кф Обр). Распределение на пары задается жесткой схемой :

 

      

Рис.  . Схема подмены: а) ОЗУ б) ДЗУ

              Блоки ЗУ обозначены кружками, внутри которых указаны их физические номера. Пары, внутри которых возможна подмена, соединены линиями, и каждой из них присвоен признак подмены.

                    Обращение к ЗУ может происходить при различной конфигурации последних. При нулевой конфигурации обращение производится по адресам, являющимся обратным кодом их физических номеров. При конфигурации с подменой обращение производится по адресам, формируемым за счет подмены одних блоков другими по определенным правилам, задаваемым кодом подмены. Это дает возможность условно разделить все блоки ЗУ на основные и резервные, и при выходе из строя (отказе) основного блока обращаться к резервному блоку (производить подмену).

                    Подмена блоков реализуется коммутацией сигналов Обр 1 и ЗАН в соответствии с кодом подмены. Формирование кода подмены производится программным способом при обращении к устройству управления каналом.

                  Конфигуратор обращения к ОЗУ (рис. ) управляется непосредственно от дешифратора подмены (Дш П), который работает от сигналов старших разрядов регистра подмены (РП 1р - РП 3р) и выдает соответственно следующие признаки подмены: П1, П2, ПЗ, П4, П5, П6 и П. Признак П обозначает вообще наличие или отсутствие подмены для ОЗУ. Для блоков ОЗУ подмена может происходить только в одной из шести пар, так как в каждую пару подмены входит седьмой блок. Так, если признак подмены П1 = 1, то на требование обращения к первому блоку ОЗУ Кф Обр будет выдавать сигнал обращения к седьмому блоку (с учетом его занятости), и, наоборот, на требование обращения к седьмому блоку соответствующий конфигуратор будет выдавать сигнал обращения к первому блоку. Обращение к другим блокам ОЗУ будет происходить без подмены.

                   Конфигуратор обращения к ДЗУ (рис. ), в отличие от конфигуратора обращения к ОЗУ, управляется непосредственно от младших разрядов регистра подмены (РП 4р - РП 7р) и выдает следующие признаки подмены: П8, П9, П10, П11. Кроме того, на его вход подаются сигналы обращения Обр 1-8... 15 (на схеме d8, d9...dl5).

       Для блоков ДЗУ подмена может производиться независимо в каждой из четырех пар, то есть все четыре признака П8 - П11 могут быть равны 1. Если же эти четыре признака равны 0, то Кф Обр только инвертирует сигнал Обр 1-8... 15.

          

                Коммутатор обращения (К Обр) предназначен для выделения сигнала обращения процессора, заявка которого удовлетворена (рис.  ). Сигналы Обр 1-0…15 (на схемах конфигураторов обращения  D0…D15) c выходов  всех 8-ми Кф Обр поступают на коммутатор обращения (К Обр). К Обр  работает по 16-ти направлениям и 8-ми положениям ,каждое направление соответствует номеру блока ЗУ ,а каждое положение – номеру процессора. Коммутация сигналов обращения в К Обр осуществляется под воздействием управляющих сигналов Раз 0…7, поступающих  со схемы  приоритета 1 (ПС 1) . Коммутатор  обращения  (К Обр) состоит  из 8-ми групп вентилей  (В0…В7) и одной  группы сборок (СБ). Каждая  группа вентилей     принимает  сигналы обращения со своего конфигуратора  обращения  и управляется сигналом Раз , поступающим с соответствующего  выхода приоритетной схемы 1 (ПС 1). Кроме того , на все вентили  (В0…В7) поступает парафазный сигнал (а1,а1), являющийся старшим разрядом  адреса                                                                                      ____

блока  ЗУ и одновременно признаком типа  ЗУ (ОЗУ-ДЗУ).Если  Раз1=0 и а1=0, то открываются все вентили ОЗУ 1-го направления . Если же Раз1=0, а а1=1, то открываются все вентили ДЗУ 1-го направления . Каждая схема  И-НЕ в группе  сборок (СБ) объединяет  по 8 одноимённых  сигналов обращения . К Обр пропускает  сигнал обращения  от конфигуратора, соответствующего тому процессору, заявка                                                                                          

которого удовлетворена .  Это характеризуется  наличием нулевого сигнала Раз  на соответствующем  выходе  приоритетной схемы 1 (ПС 1).

                Каждый  из сигналов обращения, снимаемых с К Обр , подаётся  на соответствующий блок ЗУ и, кроме того, на соответствующую шину матрицы связи (МС).

            Приоритетная  схема 1 (ПС 1) управляет коммутацией сигналов  заявок

ЗК 0…7, разрешая  прохождение только одного  сигнала с наивысшим приоритетом  (Рис.  ) .Таким образом , осуществляется формирование позиционного кода номера

процессора , заявка которого удовлетворена . Кроме сигналов  Раз 0…7 приоритетная схема  (ПС 1) формирует сигналы выдачи адреса ВдА 0…7 (инверсные сигналам  Раз 0…7), поступающие на соответствующий процессор . С выхода приоритетной схемы

ПС 1 сигналы Раз 0…7, кроме коммутатора обращения поступают на матрицу связи (МС).  Логика выработки сигналов Раз 0…7 следующая :

_____     _____

Ра з 0=ЗК 0

_____     _____   

Ра з 1=ЗК 0*ЗК 1

_____     _____

Ра з 2=ЗК 0*ЗК 1*ЗК 2

.

.

.

_____      _____   _____    _____    _____   _____   _____    _____

Ра з 7= ЗК 0*ЗК 1*ЗК 2* ЗК 3*ЗК 4*ЗК 5* ЗК 6*ЗК 7

            Матрица связи (МС) предназначена для хранения кода связи, выдачи сигнала приема слова (Пр С} при чтении из ЗУ, а также сигнала Обр 2 при записи в ЗУ. Матрица связи  состоит из:

* матрицы настройки МН;

* матрицы прямой связи МПС;

* матрицы обратной связи МОС.

Матрица настройки (МН) предназначена для хранения кода связи и управления

работой МОС и МПС. Записанный код связи используется МС для распознавания процессора, который ждет считываемое слово из ЗУ. Она состоит из D-триггеров, сгруппированных в 8 столбцов и 16 строк, что соответствует 8-ми процессорам и 16-ти блокам памяти. Входы "D" триггеров каждого столбца соединены с координатными шинами (У), каждая из которых в свою очередь соединена соответственно с выходами приоритетной схемы (ПС 1) (сигналы

Вд А 0... 7). Входы "С" триггеров каждой строки соединены с координатными шинами (X), каждая из которых в свою очередь соединена соответственно с выходами коммутатора обращения (К Обр) (сигналы Обр 1 - 0... 15).                                                             ___

Матрица обратной связи (МОС) предназначена для обработки сигналов Гот0...15,        

поступающих с ЗУ после чтения из них информации в МЧт, с учетом кода связи и выдачи соответствующего сигнала приема этой информации процессором Пр С (0..7). По сигналу Пр С процессор записывает слово из МЧт. МОС состоит из двухвходовых схем И-НЕ, сгруппированных в

8 столбцов и 16 строк. Одни из входов схем И-НЕ каждой строки соединяются с соответствующей шиной готовности (Гот 0... 15). Другие входы схем И-НЕ каждого столбца соединяются с единичными выходами триггеров соответствующего столбца матрицы настройки (МН). Выходы этих схем  каждого столбца объединяются в сборку, выход которой соединяется с соответствующей шиной Пр С (О...7).

                   Матрица прямой связи (МПС) предназначена для обработки сигналов выдачи   информации (Вд С), поступающих со схемы приоритета ПС 2, с учетом кода связи и выдачи сигнала Обр 2 в ЗУ. МПС состоит из двухвходовых схем И-НЕ, сгруппированных в 8 столбцов и 8 строк. Одни из входов каждого столбца соединены с соответствующей шиной Вд С, другие входы каждой строки соединены с единичными выходами триггеров соответствующей строки. Выходы схем И-НЕ каждой строки объединены сборкой, выход которой соединен с соответствующей шиной Обр 2. Запись "1" в триггер с координатами (i,j), где: i-номер строки, a j-номер столбца, осуществляется подачей сигнала Обр 1-i на i-ю координатную шину "X" и сигнала Вд A-j нa j-ю координатную шину (У). Итак, если в данном триггере записана "1", то сигнал Гот i на i-ой шине сигнала ГОТОВ, обработанный МОС, вызовет сигнал Пр C j нa j-ой шине сигнала ПРИЕМ СЛОВА. В то же время сигнал Вд C j нa j-ой шине сигнала ВЫДАЧА СЛОВА, обработанный МПС, вызовет сигнал Обр 2 i на i-ой шине управляющего сигнала ОБРАЩЕНИЕ 2. Для устойчивой работы триггеров матрицы связи (МС) сигнал Обр 1 на вход "D" поступает раньше (на ~ 50 нс) чем сигнал Вд А на

     вход "С".

               Пpuopиmemная cхeмa 2 (ПС 2) работает аналогично ПС 1 и предназначена для  обработки сигналов Тр Обр 2, поступающих с процессоров в режиме записи информации.

6. Поиск неисправностей на структурном уровне

      Как можно увидеть из теоретических сведений, признаком типа  ЗУ (ОЗУ-ДЗУ) является старший разряд  адреса блока  ЗУ  - a1. Следовательно, для обнаружения неисправности, необходимо проследить весь тракт прохождения этого бита через УПО.

 Адрес модуля приходит из ВчУ ( из схемы ВЗУ формирования адреса модуля, расположенной в ТЭЗе ЛУС –2-083 ) и попадает в дешифратор обращения, где участвует в формировании заявки (ЗК) к незанятому блоку. В дальнейшем сигнал ЗК попадает в приоритетную схему, где формируют разрешиющие сигналы Раз и ВдА. Эти сигналы не участвуют в выборе ЗУ ( Озу или ДЗУ ), следовательно эта «ветка» не может быть причиной неисправности.

В конфигуратор обращения ( ОЗУ и ДЗУ ) адрес модуля не попадает. В коммутатор обращения адрес модуля ( точнее старший его разряд a1 ) попадает в виде парафазного сигнала ( a1, a1 ) и определяет открытие группы вентилей ОЗУ или ДЗУ. Следовательно единственно возможная причина неисправности ( которая находится в УК ), находится в коммутаторе обращения.

Блок схема ввиду однозначности ошибки не рисуется.

7. Поиск неисправностей на функциональном уровне

Как видно из рисунка  , неисправным может быть элемент «ИЛИ-НЕ» в соответствующем вентиле. Поскольку ремонт в полевых условиях принципиальных элементов проводить нецелесообразно, предлагается заменить

ТЭЗ

8. Блок-схема устранения неисправности.

                                                             Начало

                                                  Адрес модуля из ВчУ                                     Нет

в УК приходит правильный ?

                       Да

Заменить ТЭЗ                                                               Заменить ТЭЗ ЛУЗ-2-083

     в УК                                                                                  в ВчУ

Конец


 

А также другие работы, которые могут Вас заинтересовать

76456. Действующее семейное законодательство 14.11 KB
  Конституции РФ о защите материнства и детства семьи государством. Отсюда основной целью правового регулирования семейных отношений является укрепление семьи построение семейных отношений на чувствах взаимной любви и уважения взаимопомощи и ответственности перед семьей всех ее членов. Защита семьи осуществляется не только семейноправовыми нормами но и нормами других отраслей права: социального обеспечения трудового жилищного и др. Нормы семейного законодательства призваны также обеспечить беспрепятственное осуществление членами...
76457. Понятие и виды семейных правоотношений 16.67 KB
  Возникновению семейных правоотношений предшествует: издание норм регулирующих данные общественные отношения нормативные предпосылки; наделение субъектов правоспособностью позволяющей им быть носителями прав и обязанностей предусмотренных в правовых нормах правосубъектные предпосылки; наличие соответствующих юридических фактов с которыми нормы связывают возникновение данных правоотношений юридикофактические предпосылки. Семейные правоотношения один из видов правоотношений которые обладают следующими свойствами общими для...
76458. Понятие семьи. Семейная правоспособность и дееспособность 19.59 KB
  Каждый из субъектов семейных правоотношений наделен семейной правоспособностью наличие дееспособности не всегда является необходимым условием для участия в семейных правоотношениях. Вопросы об особенностях семейной правоспособности и дееспособности будут предметом рассмотрения четвертого параграфа данной главы. В семейном законодательстве отсутствуют определения семейной правоспособности и дееспособности. Исходя из этих определений можно по аналогии дать определение семейной правоспособности и дееспособности.
76459. Юридические факты в семейном праве 18.39 KB
  Юридические факты в семейном праве это реальные жизненные обстоятельства которые в соответствии с действующим семейным законодательством являются основанием возникновения изменения или прекращения семейных правоотношений. Общими для юридических фактов признаками являются следующие: юридический факт это явление реальной действительности то есть наступившее и длящееся в момент его оценки; юридические факты существуют независимо от сознания людей; юридические факты влекут определенные правовые последствия: возникновение изменение...
76460. Родство и свойство, их правовое значение 16.4 KB
  Родство представляет собой один из юридических фактов порождающих семейные правоотношения. По степени родства различают: ближнее родство близкие родственники родственники по прямой восходящей и нисходящей линии родители и дети дедушка бабушка и внуки полнородные и неполнородные братья и сестры; дальнее родство более дальние родственники. Возможно заключение брака между мужчиной и женщиной состоящими в родственных отношениях за исключением близкого родства боковое родство третьей и последующей степеней не является...
76462. Соглашения в семейном праве (понятие, виды, особенности) 16.85 KB
  Соглашений в СК РФ немного это: соглашение об уплате алиментов; соглашение об имени ребенка; соглашение о месте жительства ребенка; соглашение о порядке осуществления родительских прав родителем проживающим отдельно от ребенка; соглашение о разделе имущества. этой же статьи звучит другая формулировка: Место жительства детей при раздельном проживании родителей устанавливается соглашением родителей. Соглашение в семейном праве средство добровольного разрешения наиболее важных как для членов семьи так и для общества...
76463. Сроки в семейном праве и их правовое значение 19.31 KB
  следующие виды сроков: сроки существования имущественных семейных прав пресекательные сроки: так право на алименты на содержание несовершеннолетних детей сохраняется до достижения ими восемнадцатилетнего возраста; сроки ожидания испытательные сроки до истечения которых не могут быть совершены отдельные семейно-правовые акты: согласно п. 11 СК РФ заключение брака производится по истечении месячного срока со дня подачи заявления в органы загса; сроки до наступления которых не допускается возникновение определенных прав и...
76464. Осуществление и защита семейных прав 16.22 KB
  7 СК граждане вправе по своему усмотрению распоряжаться принадлежащими им правами если иное не установлено СК. Пределы осуществления семейных прав имеют свои ограничения. Так семейные права могут быть ограничены требованиями закона.