40169

БАЗОВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Лекция

Коммуникация, связь, радиоэлектроника и цифровые приборы

1 Пример обозначения базовых логических элементов БЛЭ: 15.2 Основные сведения о БЛЭ Способы представления логических переменных: 1 Потенциальный способ  значениям логических 0 и 1 соответствуют два различных уровня напряжения и тока в связи с чем различают положительную и отрицательную логики. Основные свойства БЛЭ: 1 Нагрузочная способность ЛЭ  свойство получать сигнал от нескольких ЛЭ и одновременно быть источником информации для других элементов.3 БЛЭ транзисторнотранзисторной логики ТТЛ Схемы ТТЛ состоят из двух базовых...

Русский

2013-10-15

298 KB

57 чел.

15 БАЗОВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

15.1 Пример обозначения  базовых логических элементов (БЛЭ):

15.2 Основные сведения о БЛЭ

Способы представления логических переменных:

 1 Потенциальный способ значениям логических 0 и 1 соответствуют два различных уровня напряжения и тока, в связи с чем различают положительную и отрицательную логики. В положительной логике значению логической 1 ставят в соответствие большее, а значению логического 0 меньшее значение напряжения или тока. В отрицательной логике наоборот большим значениям электрического сигнала соответствуют значения логического 0, меньшим значения логической 1.

2 При импульсном способе представления значению логической 1 может быть поставлен в соответствие сам факт наличия импульса или его положительный перепад, а значению логического 0 отсутствие импульса или его отрицательный перепад.

Основные свойства БЛЭ:

1 Нагрузочная способность ЛЭ свойство получать сигнал от нескольких ЛЭ и одновременно быть источником информации для других элементов. Характеризуется двумя параметрами:

а) коэффициент объединения по входу kоб  численно равен максимальному числу выходов однотипных ЛЭ, которые могут быть подключены по входу ЛЭ, не вызывая при этом искажений формы и амплитуды его сигнала;

б) коэффициент разветвления по выходу kраз  численно равен максимальному числу входов однотипных ЛЭ, которые могут быть подключены к выходу ЛЭ, не вызывая при этом искажений формы и амплитуды его сигнала.

2 Совместимость уровней входных и выходных сигналов.

Установившиеся отклонения выходного напряжения ЛЭ, вызванные действием различных внешних дестабилизирующих факторов  и собственным разбросом параметров входящих в его состав элементов не должны превышать некоторые заранее заданные значения

,

где U(t)  текущее значение выходного напряжения ЛЭ.

3 Помехоустойчивость ЛЭ.

ЛЭ должен обладать высокой помехоустойчивостью, так как искажение логических сигналов может привести к потере истинности получаемых результатов. К помехам относятся: электромагнитное воздействие промышленной сети электропередачи, силовых переключателей и электродвигателей, городского транспорта и так далее. Уменьшить влияние этих помех можно экранированием или соответствующим выбором уровней логических 0 и 1. Уровень допустимой входной помехи для комбинационных устройств задается как разность между порогом квантования и соответствующим уровнем сигналов логических 0 и 1. Если , то на выходе ЛЭ появиться сигнал, амплитуда помехи в котором меньше, чем на входе, и в силу формирующих свойств при прохождении по цепочке последовательно включенных ЛЭ сигнал помехи быстро затухнет.

В последовательных устройствах для надежного функционирования необходимо, чтобы в процессе работы модуль коэффициента передачи разомкнутого контура не превышал единицу. В противном случае возможно лавинообразное переключение устройства в новое устойчивое состояние, что приведет к потере информации.

4 Квантование сигнала.

Сигнал, установившийся после прохождения по цепочке последовательно включенных ЛЭ, называют стандартным или асимптотическим. Этот сигнал не должен изменяться. Для этого ЛЭ должен обладать формирующими свойствами, которые определяются по амплитудной передаточной характеристике (АПХ) (рис.15.1).

Точка О характеристики соответствует пересечению характеристики ЛЭ с прямой Uвых=Uвх. Точки А и B получены как пересечения характеристики ЛЭ с прямой, перпендикулярной к зависимости Uвых=Uвх в точке О. Полученные в результате построения значения напряжений UА и UВ являются асимптотическими. Напряжение, соответствующее точке О АПХ ЛЭ, называют напряжением порога квантования Uкв. Если U=Uкв, то сигнал, пройдя через цепочку последовательно включенных ЛЭ, не претерпит никаких изменений. Следовательно, Uкв делит характеристику ЛЭ на две области, соответствующие зонам отображения

сигналов логические 0 и 1. Если U>Uкв, то этот сигнал воспринимается как логическая 1. Если U<Uкв, то как логический 0. Точка О является точкой неустойчивого равновесия, и любое отклонение напряжения от значения Uкв приведет к формированию на выходе цепочки элементов сигнала UА и UВ.

Классификация:

1 транзисторно-транзисторная логика (ТТЛ);

2 эмиттерно-связанная логика (ЭСЛ);

3 интегрально-инжекционная логика (И2Л);

4 логика на однотипных полевых транзисторах (n-МОП и p-МОП);

5 логика на комплектарных полевых транзисторах (k-МОП).

Первые три типа используют биполярные транзисторы, последние два полевые. Наиболее распространена логика ТТЛ, которая отличается средним быстродействием и мощностью потребления. Интегральные схемы ЭСЛ характеризуются большим быстродействием, но потребляют большой ток. Схемы И2Л разработаны специально для БИС, так как имеют высокую степень интеграции, пониженное напряжение питания, характеризуются простотой согласования с элементами ТТЛ и возможностью регулирования в широких пределах быстродействия путем изменения потребляемой мощности.

15.3 БЛЭ  транзисторно-транзисторной логики (ТТЛ)

   Схемы ТТЛ состоят из двух базовых схем: И-НЕ (рис.15.2 а) и расширителя по ИЛИ (рис.15.2 б).

   Элемент И-НЕ (рис.15.2 а) состоит из трех каскадов:

     1 Первый каскад резистор R1, диоды VD0VDn-1, реализующие логическую операцию И, многоэмиттерный транзистор VT1.

    2 Второй каскад фазорасщепитель на транзисторе VT2, резисторе R2 и цепи нелинейной коррекции R3, R4, VT3.

3 Третий каскад двухтактный выходной усилитель на транзисторах VT4 и VT5, резисторе R5 и диоде VDn. Выходной каскад по двухтактной схеме повышает быстродействие элемента, та как увеличивается ток перезаряда емкости

                                  а)                                                                 б)

Рис.15.2 Элемент И-НЕ (а); Расширитель по ИЛИ (б)

нагрузки, а также снижает потребление мощности, так как в режиме логического 0 через выходной каскад протекает только ток нагрузки.

    Диоды VD0VDn-1 защищают элемент от появления на его входе недопустимых напряжений обратной полярности. Нелинейная цепь коррекции R3, R4 и VT3 увеличивает быстродействие элемента и приближает его АПХ к прямоугольной форме, так как снижается время рассасывания транзистора VT5.

   Резистор R5 включен в цепь VT4 для ограничения величины “сквозного тока” (ток, который протекает в выходной цепи БЛЭ при его переключении). Величина этого резистора должна быть ограничена, так как при этом увеличивается мощность, рассеиваемая в элементе, и уменьшается его нагрузочная способность.

    Для исключения действия помех шины питания выполняются с малой собственной индуктивностью и по всей длине шунтируются дополнительными конденсаторами с малой паразитной индуктивностью (рис.15.3).

   Неиспользуемые входы элементов ТТЛ не рекомендуется оставлять свободными, а через дополнительный резистор Rдоп подключать к выходу +Uп все свободные выходы. В противном случае возможно воздействие на элемент помех, что снижает надежность БЛЭ.

Рассмотрим работу БЛЭ И-НЕ (на рисунке). Предположим, что на один из входов x0,…,xn-1 подан логический 0. В этом случае VT1 оказывается насыщенным током, протекающим от источника питания через R1. Напряжение на его коллекторе будет мало отличаться от нулевого. Поэтому VT2 фазорасщепителя оказывается запертым. Так как эмиттерный ток транзистора VT2 практически равен нулю, будет заперт и транзистор VT5. Ток, протекающий через R2, втекает в базу VT4, насыщая его. Поэтому напряжение, присутствующее на выходе ЛЭ, близко к напряжению питания и определяется следующим выражением:

.

Следовательно, при наличии на любом из выходов схемы напряжения низкого уровня, напряжение на его выходе будет иметь высокий уровень.

Предположим, что на все входы ЛЭ подан высокий уровень напряжения. В этом случае переходы многоэмиттерного транзистора VT1 оказываются запертыми. При этом его коллекторный переход смещается в прямом направлении и по цепи резистор R1, коллекторный переход VT1 и последовательно соединенные эмиттерные переходы транзисторов VT2 и VT5 будет протекать ток. Этот ток насытит транзисторы VT2 и VT5, и на выходе у ЛЭ установится низкое напряжение, численно равное напряжению насыщения VT5.

.

   Так как VT2 насыщен, присутствующее на его коллекторе напряжение оказывается недостаточным для прямого смещения двух последовательно включенных p-n-переходов (эмиттерный переход VT4 и диод VDn). Транзистор VT4 будет заперт. Следовательно, если на всех входах схемы присутствует высокое напряжение, то на выходе БЛЭ будет напряжение низкого уровня.

   Расширитель по ИЛИ (рисунок б) повторяет первые два каскада элемента И-НЕ и содержит входной многоэмиттерный транзистор VT1 с резистором R1 и VT2 фазорасщепителя.

   Объединение элементов И-НЕ и расширителя по ИЛИ путем соединения точек  и  позволяет получить ЛЭ, реализующий последовательность операций И-ИЛИ-НЕ.

15.3.1 Статические характеристики БЛЭ ТТЛ

1 Амплитудная передаточная характеристика (АПХ) (рис. 15.4).

     Точки А и В на характеристике являются соответственно выходными асимптотическими значениями логических 1 и 0. Для нормальной работы элемента необходимо, чтобы  соответствовало , а напряжению  соответствовало . Разность напряжений  называется напряжением логического перепада БЛЭ.

2 Выходная характеристика (рис.15.5).   

      Отображает изменение выходного напряжения БЛЭ от тока, протекающего в цепи нагрузки при неизменной комбинации входных логических переменных. Так как БЛЭ может устойчиво формировать на выходе два установившихся напряжения логические 0 и 1, различают две его выходные характеристики. Отличаются они направлением протекания тока. В режиме логического 0 ток втекает в элемент и его принято считать положительным. Согласно оговоренным соглашениям выходная характеристика для режима логической 1 лежит во втором квадранте, а для логического 0 в первом квадранте.

Выходные характеристики позволяют рассчитать выходные сопротивления БЛЭ для режимов логических 0 и 1. Из приведенных характеристик видно, что выходное сопротивление при изменении тока нагрузки остается практически постоянным. Исключение составляет начальный участок выходной характеристики для логической 1. Нелинейность характеристики в этом месте определяется сильной нелинейностью начального участка ВАХ диода VDn.

     3 Входная характеристика БЛЭ отражает зависимость Iвх одного из входов БЛЭ от изменения Uвх при условии, что на все остальные входы поданы значения пассивного логического уровня, а нагрузка на выходе постоянна. В режиме логической 1 входной ток элемента равен току обратного смещенного эмиттерного перехода транзистора VT1 (рис.15.6). Этот ток  втекает в элемент. В режиме логического 0 входной ток равен току прямо смещенного эмиттерного перехода и определяется сопротивлением R1, входным напряжением и напряжением питания. При этом он отрицателен, так как вытекает из элемента. Поэтому входная характеристика БЛЭ лежит в первом и четвертом квадрантах.

15.3.2 Динамические параметры БЛЭ ТТЛ

1 Время задержки распространения tзр  временной интервал между  перепадами входного и выходного напряжений, измеренный по заданному их уровню. Обычно этот уровень равен полусумме асимптотических напряжений логических 0 и 1. Различают время задержки распространения при переходе выходного напряжения БЛЭ от значения логической 1 к логическому 0 и при переходе от значения логического 0 к логической 1. При расчетах часто пользуются средним значением tзр.

2 Длительность переключения выходного сигнала временной интервал, в течение которого выходное напряжение БЛЭ изменяется от 0.1 до 0.9 значения напряжения логического перепада. Различают длительности фронта tф и спада tсп выходного напряжения. Часто пользуются средним значением времени изменения Uвых.

Указанные динамические параметры определяют максимальную частоту сигнала, допустимую для данного типа БЛЭ. При увеличении частоты входного сигнала выше этого значения алгоритм работы устройства нарушается, и появляются ошибки информации ложные 0 и 1.

15.3.3 Способы повышения быстродействия БЛЭ ТТЛ

    Быстродействие определяется инерционными свойствами применяемых транзисторов и нагрузки. Инерционность транзисторов определяется перезарядом коллекторной емкости и временем рассасывания. Переключение транзистора зависит от . Уменьшение Rк уменьшает пер и время изменения коллекторных тока и напряжения транзистора. Данное техническое решение, повышая быстродействие ключа, приводит к увеличению тока коллектора и к увеличению мощности, рассеиваемой в БЛЭ.

Указанное решение нашло применение в ИС ТТЛ серии 531 повышенного быстродействия.

Необходимость уменьшить время рассасывания, которое при пассивном включении составляет значительную часть времени включения биполярного транзистора, привела к применению в БЛЭ диодов и транзисторов Шотки.

Работа транзистора с диодом Шотки в активном режиме приводит к увеличению напряжения на его переходах, что снижает потребляемую мощность и изменяет асимптотические уровни логических 0 и 1.

Данное схематическое решение реализовано в БЛЭ ТТЛШ, например серии 555. Мощность, необходимая для работы схем ТТЛШ с уменьшенным потреблением, примерно в пять раз меньше, чем у стандартной схемы ТТЛ. Поэтому в том же корпусе, если позволяет технология, можно разместить в пять раз больше полупроводниковых элементов и увеличить перечень решаемых задач.

15.3.4 Интегральные параметры БЛЭ ТТЛ

       1 Энергия переключения произведение средней мощности, потребляемой

ЛЭ, на среднее время задержки распространения импульса:

.

       2 Степень интеграции N  число элементарных ЛЭ, расположенных на одном кристалле ИС:

,

где k  количество элементов в ИС.

      В настоящее время существуют ИС 6ой степени интеграции.

15.3.5 Виды БЛЭ ТТЛ

1 Стандартные серия 155.

2 Быстродействующие с диодами Шотки серии 530, 531, 1531.

3 Маломощные с диодами Шотки серии 533, 555, 1533.

Основное различие данных серий заключается в их быстродействии и потребляемой мощности.

Напряжение питания равно +5В5% или 10%.

Максимальная частота fmax  10МГц.

15.4 БЛЭ эмиттерно-связанной логики (ЭСЛ)

При построении БЛЭ ЭСЛ использован принцип снижения помехоустойчивости. Основой БЛЭ ЭСЛ является токовый ключ, выполненный на двух транзисторах (рис.15.7).

На базу одного из них, например VT2, подано постоянное опорное напряжение Uоп. Изменение напряжения, подаваемого на вход x0 ниже или выше Uоп, приводит к перераспределению тока Iэ, заданного токостабилизирующим резистором Rэ. При этом транзисторы не попадают в режим насыщения и, следовательно, в ключе принципиально отсутствует интервал рассасывания их неосновных носителей. Особенностью ЭСЛ является постоянство потребляемого тока не зависимо от значения выходного сигнала ключа.

Эта особенность выгодно отличает БЛЭ ЭСЛ от БЛЭ ТТЛ, в котором в момент переключения ток, потребляемый элементом, резко возрастает, создавая внутренние помехи, ухудшающие помехозащищенность цифрового устройства.

С токового ключа снимаются одновременно два сигнала прямой и инверсный:

.

Схематически токовый ключ повторяет схему дифференциального УПТ.

  1.  Принцип действия БЛЭ ЭСЛ серии 500

Схема выполнена на основе токового ключа (рис.15.8). Базовый элемент получен путем замены входного транзистора VT1 токового ключа группой параллельно включенных транзисторов VT1VTn.

Схема включает три узла:

1 Токовый ключ на транзисторах VT1VTn+1 и Rn+2;

2 Источник эталонного напряжения, включающий параметрический стабилизатор на элементах Rn+4, VD1, VD2, Rn+5 и эмиттерный повторитель на VTn+2 и Rn+3;

3 Выходные эмиттерные повторители на VTn+3 и VTn+4.

Цепь нагрузок транзисторов VTn+3 и VTn+4 вынесена из ИС БЛЭ, что способствует снижению рассеиваемой в ней мощности и расширению функциональных возможностей.

Диоды VD1, VD2 в задающей цепи источника эталонного напряжения служат для термокомпенсации напряжения Uоп.

Рассмотрим работу схемы:

Предположим, что на все входы схемы (на рис. 15.8) x0,…,xn-1 подано напряжение, близкое к Uп. Тогда транзисторы VT1VTn будут заперты. Весь ток резистора Rn+2 протекает через транзистор VTn+1, к выводу базы которого приложено напряжение Uоп. Этот транзистор поддерживается в активном режиме работы за счет действия глубокой ПООС по току. Если не учитывать обратные токи коллекторных переходов  транзисторов VT1VTn, через Rn протекает только базовый ток VTn+3 выходного эмиттерного повторителя. Следовательно, напряжение на выходе близко к нулевому.

.

Через резистор Rn+1 кроме базового тока транзистора VTn+4 протекает ток IкVTn+1, примерно равный Iэ. Эти токи создают на Rn+1 падение напряжения, равное:

.

Это напряжение преобразуется выходным эмиттерным повторителем на транзисторе VTn+4 в выходное напряжение Uy1, равное:

.

Численно Uy1-1.7В.

Если хотя бы на один из выходов схемы x0,…,xn-1 подано напряжение, превышающее по уровню Uоп (-1.3В), соответствующий транзистор VT перейдет в активный режим работы. Его ток будет равен току Iэ, что приведет к смене уровней выходного напряжения:

.

Рассмотренная схема реализует по выходу y2 операцию ИЛИ-НЕ, а по выходу y1  операцию ИЛИ.

.

Резисторы R0Rn-1, включенные между базами транзисторов VT1VTn и выводом  Uп, обеспечивают запертое состояние этих транзисторов при отсутствии входного сигнала. Это позволяет не подключать неиспользуемые входы ИС к выводам источника питания.

Особенностью схемотехнического построения элементов ЭСЛ является использование для подключения общей шины собственно тактового переключателя и выходных эмиттерных повторителей различных выводов ИС.

Существует два приема для расширения функциональных возможностей БЛЭ ЭСЛ.

       1 Совместное включение выходов нескольких элементов на общую нагрузку первый прием. Используется свойство эмиттерных повторителей поддерживать высокий уровень выходного напряжения, если хотя бы один из параллельно соединенных транзисторов включен.

       2  Второй прием базируется на последовательном (многоярусном) включении токовых переключателей, что позволяет реализовать более сложные логические функции.

15.4.2 Способы повышения быстродействия БЛЭ ЭСЛ

        1 Уменьшение входной емкости и суммарной емкости коллекторного узла

схемы. Этот способ реализован в элементах Э2СЛ. Идея их построения состоит   в отказе от применения эмиттерных повторителей в выходной цепи элемента и переносе их в его входную цепь. При этом емкость нагрузки эмиттерного повторителя при пересчете в его входную цепь уменьшается в h21э раз. Элемент при этом обладает уменьшенной энергией переключения.

       2 Уменьшение уровня логического перепада и напряжения питания. Это решение использовано при разработке малосигнальной ЭСЛ (МЭСЛ). Однако при этом сильно падает помехоустойчивость БЛЭ, поэтому применяется только при разработке СБИС.

15.4.3  Статические характеристики БЛЭ ЭСЛ

                                             

       1 Передаточная характеристика находится в третьем квадранте, т.к. входные и выходные напряжения БЛЭ ЭСЛ отрицательны. Это в зависимости от используемого входа характеристики инвертирующего и неинвертирующего усилителей. Входное напряжение вблизи Uоп=-1,3В является запрещенным, т.к. для него значение Uвых не определено (рис. 15.9)

2  Входная характеристика находится во втором квадранте, т.к. входной ток всегда положителен. Указаны уровни логического нуля    «0», и логической единицы «1» (рис.15.10).

3 Выходные характеристики также как и для схем ТТЛ различают две выходные характеристики, формирующие логический нуль и логическую единицу лежат в третьем квадранте. Характеристики почти горизонтальны, т.к. на выходе схемы стоят эмиттерные повторители и, значит, выходное сопротивление мало, что повышает помехоустойчивость схемы.

15.5  БЛЭ НА МДП-транзисторах

Особенности МДП-транзисторов:

1 МДП-транзистор обладает худшими ключевыми свойствами по сравнению с биполярными транзистором. Имеет большее Rвых, следовательно, большее остаточное напряжение во включенном состоянии.

2 Остаточное напряжение на включенном МДП-транзисторе сильно зависит от управляющего напряжения, это означает сильную зависимость напряжения «0» от «1». Ослабить эту зависимость можно уменьшением тока стока во включенном состоянии за счет применения высокоомной нагрузки.

3 Применение высокоомной нагрузки увеличивает постоянную времени, определяющую длительности фронта и спада выходного напряжения ЛЭ. Это приводит к падению его быстродействия.

4 Для  обеспечения помехоустойчивости ЛЭ на МДП-транзисторах должны работать при больших величинах логического перепада, что приводит к падению быстродействия элемента.

Достоинство БЛЭ на МДП-транзисторах: применение высокоомной нагрузки способствует уменьшению рассеиваемой в ключе на МДП-транзисторе мощности.

15.5.1 Схемотехника БЛЭ nМОП и pМОП – типов

      Схемотехника БЛЭ зависит от применяемого транзистора.

      Рассмотрим принципиальные электрические схемы двухвходовых БЛЭ, реализующих операции 2И-НЕ и 2ИЛИ-НЕ (рис.15.12 а, б). Обе схемы содержат по три транзистора. VT1 выполняет роль активной нагрузки, а VT2 и VT3 являются  собственно  транзисторными     ключами,

реализующими логические операции. В схеме на рис.15.12 а, реализующий операцию И-НЕ, транзисторы VT2 и VT3 включены последовательно. Поэтому для появления на выходе схемы низкого напряжения на затворы обоих транзисторов необходимо подать высокое напряжение, достаточное для протекания тока активной нагрузки. В схеме на рис.15.12 б транзисторы VT2 и VT3 включены параллельно. Поэтому при подаче на затвор любого из них высокого напряжения на выходе будет сформировано напряжение низкого уровня.

15.5.2 Схемотехника БЛЭ КМОП – типа

      

Применение схем ключей на транзисторах с каналами различного типа (комплектарных транзисторов) позволяет повысить быстродействие ИС на МДП-транзисторах (увеличить токи перезаряда емкостей нагрузки).

Рассмотрим электрическую схему транзисторного ключа ИС КМОП (рис.15.13). Она состоит из трех частей: входной диодно-резисторный ограничитель напряжения; собственно ключ на КМОП-транзисторах; выходная цепь. Так как транзисторы имеют большое входное сопротивление, а толщина изоляции между затвором полупроводником мала, то его собственное пробивное напряжение составляет 150..200В. Поэтому в элемент вводится схема защиты от статического электричества: диодно-резистивный ограничитель на элементах VD1, VD2, VD3 и R1. Выходная диодная цепь образованна (VD4, VD5, VD6) областями самого транзисторного ключа.

При наличии этой цепи должно выполнятся неравенство: . В противном случае диоды входного ограничителя и выходной цепи могут открываться, закорачивая цепь питания элемента, что может быть причиной его пробоя. Поэтому напряжение питания на КМОП-схемы должно всегда подаваться  до включения и снимается после отключения входного информационного сигнала.

      Схемотехнически БЛЭ КМОП – типа повторяют схемы элементов nМОП – и pМОП – типов. Отличаются тем, что всегда используются пары транзисторов. При этом, если транзисторы с каналов n – типа включаются последовательно, то парные им транзисторы p – типа включаются параллельно и наоборот.

     Обратить внимание: также, как и для БЛЭ ТТЛ, для БЛЭ КМОП запрещено параллельное включение нескольких их выходов.

15.6 БЛЭ интегрально- инжекционной логики

Разработка фирм Philips и IBM.

Характеристика элемента:

      1 Отсутствие резисторов, что сильно упрощает технологию производства ИС;

      2 Использование токового принципа питания, при котором в ИС задается не напряжение, а ток, который инжектируется в область полупроводника, образующего структуру одного из транзисторов;

       3 Пространственное совмещение в кристалле полупроводника областей, функционально принадлежащих разным транзисторам (этого нет в ТТЛ и ЭСЛ);

малое значение логического перепада, что позволяет максимально увеличить быстродействие элемента.

       На схеме  (рис.15.14) многоколлекторный транзистор VT2 выполняет функцию инвертирования входного сигнала, а транзистор VT1 – генератора базового тока транзистора VT2. К особенностям элемента следует отнести постоянство тока инжектора во всех режимах работы элемента. Ток инжектора задается резистором R. Если внешний сигнал на входе элемента (база транзистора VT2) отсутствует, что соответствует сигналу «1», то в этом случае ток инжектора, втекая в базу транзистора VT2, насыщает его. На его коллекторах, а, следовательно, и на выходных выходах элемента присутствует напряжение низкого уровня, равное напряжению насыщения VT2. Если база VT2 подключена к общей шине, то выполняется условие Uвх<UБЭО, и транзистор VT2 закрыт, таккак ток инжектора замыкается на общую шину, минуя его эмиттерный переход. В этом случае напряжение на его коллекторах определяется внешними цепями.

15.6.1 Схема реализации логических операций

2И-НЕ И 2ИЛИ-НЕ на БЛЭ И2Л

       Схема построена на трех инверторах И2Л (рис.15.15). Особенностью

элементов И2Л возможность параллельного включения нескольких их выводов.

       Из приведенной схемы следует, что при параллельном включении нескольких выводов к общей точке относительно входных переменных реализуется логическая операция ИЛИ-НЕ

       Относительно выходов сигналов элементов реализуется логическая операция И. После инвертирования результата выполненной операции ИЛИ-НЕ дополнительным элементом исходных входных переменных реализуется логическая операция ИЛИ, а относительно выходных сигналов первых элементов – операция И-НЕ.

  

         Для БЛЭ И2Л характерна малая помехоустойчивость, обусловленная малым логическим перепадом, поэтому эти элементы используется исключительно в составе БИС и СБИС и как отдельные ИС малой степени интеграции.

PAGE  123


1553ЛА3                             

4 цифра (№ разработки)

3 две буквы (подгруппа по

функциональному назначению)

2 две-три цифры (№ серии)

1 группа (по конструктивно-технологическому исполнению)

Рис.15.5 Выходная

  характеристика БЛЭ

Рис.15.4 Амплитудная передаточная характеристика БЛЭ

Рис.15.3 Схема исключения действия помех по питанию

Рис.15.1 Амплитудно-  

передаточная характеристика

       Uвых

UA        A

Uкв                           О  Uвых=Uкв                    

                               

UB                                          B

        

        Uз        Uкв               Uвх

Рис.15.7 БЛЭ ЭСЛ

Рис.15.6 Входная характеристика БЛЭ

    Uвых

                А          IH=const

   U1вых min

                                                               UЛП

   U0вых max  

                                     В

0                                             Uвых  

                          

                              Uвых

                       Un

                              U1вых min  

            U0вых max              

                                                      Iвых 

   I1вых max                                             I0вых min

EMBED Equation.3

EMBED Equation.3

                                                U1вхmin   IкоVT1

                      

                                                                             Un    Uвх  

         IVDi                        U0вхmax   

 

                 

      IIвх                    Iвх

Dn-1

               

                                R1               +Un

                

                VT1                 

                                                         EMBED Equation.3

x0                                           VT2               

xn-1                                                               b

                    Rk1         Rk2

y0                                              y1

 x0             VT1 VT2              x1

                   Iэ       Rэ

                             -Uon            

                                                      Rn

                                                                 Rn+1                  Rn+4

                                                                                                             VTn+3

                                                                 

                VT1                   VTn                 VTn+1                                           y2        

  x0                                                                        VTn+2

                                                                                                

                                                                                       VD1              VTn+4                                 

   x1                                            Iэ                                   

                                                                                                           VD2                                  y1

                                                                                                                      

                   R0                       Rn-1       Rn+2     Rn+3           Rn+5  

                                              

                                                                                                                    -Un                      

Рис. 15.8 БЛЭ ЭСЛ серии 500

Uвых

Uвх

U0вх max

U1вх min

-1.3В

-0,9В

=0,8В

-1,7В

UЛП

Рис.15.9  Передаточная

характеристика БЛЭ ЭСЛ

      Рис.15.10  Входная

характеристика БЛЭ ЭСЛ

Uвых

Iвх

U0вх max

U1вх min

«0»

«1»

    Рис.15.11  Выходная    характеристика БЛЭ ЭСЛ

Uвых

Iвх

U0вых max

U1вых min

-0,98В

-1,65В

+Un

x0

x1

VT1

VT3

VT2

EMBED Equation.3  

a)

x0

x1

VT1

VT3

VT2

EMBED Equation.3  

б)

Рис. 15.12 Схемотехника БЛЭ nМОП (а);

pМОП – типов (б)

Рис.15.13  Схемотехника БЛЭ КМОП - типа

VT1

VT2

VD6

VD4

VD5

VD3

VD2

VD1

R1

Рис.15.14  БЛЭ интегрально – инжекционной логики

VT2

VT1

R

Вых 1

Вых 2

+Un

Сдоп

о

о

EMBED Equation.3

EMBED Equation.3

EMBED Equation.3

I3

Рис.15.15  Схема реализации логических операций

2И-НЕ и 2ИЛИ-НЕ на БЛЭ И2Л

I2

I1

EMBED Equation.3

b

VT3

VT5

VDn

VT4

 

xn-1

x0

VD0

VT1

+Un

R4

R3

R5

R1

R2

+Un

Uвых

Uвх

EMBED Equation.3

EMBED Equation.3

EMBED Equation.3

 


 

А также другие работы, которые могут Вас заинтересовать

4260. Программирование на языке ассемблера. Методические указания по выполнению лабораторных работ 472.5 KB
  Введение Современный специалист в области создания программного обеспечения для вычислительной техники и автоматизированных систем должен обладать достаточными знаниями по использованию средств вычислительной техники в организации и управлении проце...
4261. Изучение системных средств языка ассемблер 15.42 KB
  Изучение системных средств языка ассемблер Цель работы: научиться работать в среде программирования Ассемблера Выполнение работы: 1. Для вызова редактора нажать клавиши SHIFT + F4. В редакторе набрать текст программы и затем сохранить с расширением ...
4262. Парадигмы программирования 37.57 KB
  Парадигмы программирования Парадигма программирования — это система идей и понятий, определяющих стиль написания компьютерных программ, а также образ мышления программиста. Развитие парадигм программирования Знакомое нам из курса философии слов...
4263. Разница между CPU и GPU в параллельных расчётах 68.36 KB
  Разница между CPU и GPU в параллельных расчётах Рост частот универсальных процессоров упёрся в физические ограничения и высокое энергопотребление, и увеличение их производительности всё чаще происходит за счёт размещения нескольких ядер в одном чипе...
4264. Области применения параллельных расчётов на GPU 257.34 KB
  Области применения параллельных расчётов на GPU. Чтобы понять, какие преимущества приносит перенос расчётов на видеочипы, приведём усреднённые цифры, полученные исследователями по всему миру. В среднем, при переносе вычислений на GPU, во многих зада...
4265. Возможности NVIDIA CUDA 17.64 KB
  Возможности NVIDIA CUDA Технология CUDA — это программно-аппаратная вычислительная архитектура NVIDIA, основанная на расширении языка Си, которая даёт возможность организации доступа к набору инструкций графического ускорителя и управления его ...
4266. Решения с поддержкой NVIDIA CUDA 71.41 KB
  Решения с поддержкой NVIDIA CUDA Все видеокарты, обладающие поддержкой CUDA, могут помочь в ускорении большинства требовательных задач, начиная от аудио- и видеообработки, и заканчивая медициной и научными исследованиями. Единственное реальное огран...
4267. Состав NVIDIA CUDA. Модель программирования CUDA 118.94 KB
  Состав NVIDIA CUDA CUDA включает два API: высокого уровня (CUDA Runtime API) и низкого (CUDA Driver API), хотя в одной программе одновременное использование обоих невозможно, нужно использовать или один или другой. Высокоуровневый работает «сверху» ...