41159

Логические функции и логические элементы

Лекция

Коммуникация, связь, радиоэлектроника и цифровые приборы

Физическими аналогами логических переменных 0 и 1 служат сигналы способные принимать два хорошо различимых состояния например потенциал низкого и высокого уровней разомкнутое и замкнутое состояние контакта реле и т. Триггеры Триггер – это устройство имеющее два устойчивых состояния способное под воздействием управляющего сигнала скачком переходить из одного состояния в другое и хранить это состояние сколь угодно долго. Способность хранить состояние сколь угодно долго и определяет память триггера. состояние триггера не меняется.

Русский

2013-10-23

754.5 KB

3 чел.

Логические функции и логические элементы.

Представление информации физическими сигналами.

Физическими аналогами логических переменных "0" и "1" служат сигналы, способные принимать два хорошо различимых состояния, например, потенциал низкого и высокого уровней, разомкнутое и замкнутое состояние контакта реле и т.п.

В схемах цифровых устройств (ЦУ) переменные и соответствующие им сигналы изменяются не непрерывно, а лишь в дискретные моменты, обозначаемые целыми неотрицательными числами: 0,1,2,.. i…  Временной интервал между двумя соседними моментами дискретного времени называется тактом. Обычно ЦУ содержат специальный блок, вырабатывающий синхронизирующие сигналы, отмечающие моменты дискретного времени (границы тактов).

В современных ЦУ применяется потенциальный способ представления информации. Потенциальный сигнал сохраняет постоянный уровень в течение такта, а его значение в переходные моменты не является определенным (рис. 1.1)

Рис. 1  Представление цифровой информации сигналами    потенциального типа     (последовательный код).

Рис. 2  Представление информации параллельным кодом.

Слово информации может быть представлено последовательным или параллельным кодом.

При последовательном коде каждый временной такт предназначен для отображения одного разряда  кода слова (рис. 1.1). В этом случае все разряды слова фиксируются по очереди одним и тем же элементом и проходят через одну линию передачи информации.

При параллельном коде все разряды двоичного слова представляются в одном временном такте, фиксируются отдельными элементами и проходят через отдельные линии, каждая из которых служит для представления и передачи только одного разряда слова. Код слова развертывается не во времени, а в пространстве, т.к. значения всех разрядов слова передаются по нескольким линиям одновременно (рис. 1.2).

  1.  Логические функции.

Графическое представление логических элементов

 

Название функции

Булево выражение

Графическое обозначение вентиля

ГОСТ 2.743-82

МЭК 117-15

MIL (milspec)

И

ИЛИ

НЕ

(инвертор)

И-НЕ

ИЛИ-НЕ

Исключающее ИЛИ

Исключающее ИЛИ-НЕ

 

  1.  Мультиплексоры.

 Мультиплексор – это функциональный узел, осуществляющий подключение  ( коммутацию ) одного из нескольких входов данных к выходу. С помощью мульти-плексора выполняется временное разделение информации, поступающей по разным каналам.

 Мультиплексоры обладают двумя группами входов и одним, реже двумя – взаимодополняющими выходами. Одни входы информационные, а другие служат для управления. К ним относятся адресные и разрешающие (стробирующие)  входы. Если мультиплексор имеет n адресных входов, то  число информационных входов будет 2 n. Набор сигналов на адресных входах определяет конкретный информационный вход, который  будет соединен в выходным выводом.

Разрешающий  (стробирующий ) вход управляет одновременно  всеми информационными  входами независимо от состояния адресных входов.

Запрещающий  сигнал на этом входе блокирует действие всего устройства.

Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов.

Этот  вход  используется также для наращивания разрядности мультиплексора.

Рис.3 Схема а) и  условное обозначение  б) мультиплексора.

Структура этой микросхемы описывается следующими уравнением:

 По функциональным возможностям мультиплексоры являются очень гибкими устройствами и помимо прямого  назначения  могут выполнять и другие функции.

 Из (1) при Е=0 следует, что это СДНФ функции У1  переменных А2, А1 и А0, если х i  как конкретное значение  у i  на соотвествующем наборе  перемене А2, А1 и А0.

В таблице 1 приведены функции: У1=f1 (А, В, С) и У2=f2(А, В, С, D).

A

B

C

Y1

A

B

C

D

Y2

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

0

1

1

1

1

0

1

0

0

0

1

0

1

0

1

1

1

0

1

1

0

1

1

0

1

1

1

1

0

1

0

0

0

0

1

0

0

1

1

1

0

1

0

1

1

0

1

1

0

1

1

0

0

0

1

1

0

1

0

1

1

1

0

1

1

1

1

1

0

  1.  Демультиплексоры.

Демультиплексор – это функциональный узел, осуществляющий коммутацию информации с одного входа на один из нескольких выходов. Демультиплексоры в виде самостоятельных ИС не изготавливаются, т.к. их функции могут выполняться  дешифратором, имеющим хотя бы один вход разрешения, который  используется как информационный вход.

 Если информационные входы и  выходы обоих коммутаторов представляют линии, то  такие коммутаторы называют линейными. Если же входы и выходы – шины, то получим  шинные  мультиплексоры  и  демультиплексоры.

  1.  Сумматоры.

 Простейшим суммирующим элементом  является полусумматор. Он имеет два входа А и В и два выхода: S (cумма ) и P (перенос) (рис. 4,а).

Рис. 4 Суммирующие элементы

Обозначением полусумматора  служат буквы НS (Нalf Sum). Его работа описывается уравнениями

 Процедуру сложения двух  n – разрядных двоичных чисел можно представить следующим образом. Сложение цифр А0 и В0 младшего разряда дает  бит суммы S0 и бит переноса P1. В следующем разряде производится  сложение цифр А1, В1, и Р1, которое формирует бит суммы S1 и перенос Р2.

 Полный одноразрядный сумматор  имеет три входа  (рис.4,б): два для слагаемых А и В и один для сигнала переноса с предыдущего разряда.

 На рис. 5 показана схема, поясняющая принцип действия n- разрядного сумматора с последовательным переносом. Число сумматоров здесь равно числу разрядов. Выход переноса Р каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе переноса сумматора младших разрядов установлен “0”, так как сигнал переноса сюда не поступает.

Рис. 5  Сумматор с последовательным переносом.

Слагаемые А i  и  Bi  складываются во всех разрядах одновременно, а перенос Р поступает с окончанием операции сложения в предыдущем разряде.

 Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, так как формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей схеме.

 Время переноса можно уменьшить, вводя параллельный перенос, для чего применяют специальные узлы – блоки ускоренного переноса. Они имеют достаточно сложную схему даже для  n = 4  и с увеличением числа разрядов сложность настолько возрастает, что изготовление их становится нецелесообразно.

  1.  Цифровые компараторы.   

Цифровые компараторы (от compare - сравнивать) выполняют сравнение двух чисел, заданных в двоичном ( двоично-десятичном ) коде.

Простейшие компараторы формируют на выходе однобитовый сигнал равенства – “1” или неравенства - “0” двух чисел. Более сложные  компараторы в случае неравенства  определяют, которое из чисел больше.

Пример. Построить на ЛЭ схему сравнения на равенство двух 8-разрядных чисел.

 Особенность задачи в том, что для ее решения практически невозможно построить таблицу: число строк в ней будет 2(8+8) = 65536. Подобные задачи решают иначе – методом декомпозиции задачи -  разбиения ее на более мелкие подзадачи. В нашем случае: два числа равны, если попарно равны их одноименные разряды. Структурная схема компаратора показана на рис. 3.13, а. Известно, что функция равенства двух аргументов – это инверсия их суммы по модулю 2. Чтобы исключить из проектируемой схемы 8 инверторов воспользуемся соотношением:

Это решение показано на рис. 6б.

  Рис. 6  Узел сравнения на равенство.

  1.  Триггеры

Триггер – это устройство, имеющее два устойчивых состояния, способное под воздействием управляющего сигнала скачком переходить из одного состояния в другое и хранить это состояние сколь угодно долго. Способность хранить состояние сколь угодно долго и определяет "память" триггера.

Триггеры классифицируются:

  •  по числу информационных входов: с одним входом, с двумя входами и более;
  •  по моменту срабатывания: асинхронные и синхронные триггеры;
  •  по функциональному назначению:
  •   триггеры с раздельным запуском (RS-типа),
  •  счетные (Т-типа), комбинированные (RST-типа), универсальные (JK-типа), задержки (D-триггер) и др.;
  •  по типу входного воздействия: триггеры со статическими входами, триггеры с динамическими входами.

Статические входы – это такие, по которым входной сигнал оказывает свое воздействие в течение всей его длительности. При динамических входах сигнал воздействует на триггер только на длительности фронта или среза.

Все триггеры имеют два выхода – прямой "Q" и инверсный "". Информация на одном выходе является инверсией информации на другом. В основу построения триггеров положено применение логических элементов "ИЛИ-НЕ" или "И-НЕ" и обратных связей.

Схема RS триггера на элементах "ИЛИ-НЕ" приведена на рис.7а. На рис. 7б показано его условное обозначение. Управление схемой.

Входы

прямой выход

S  

R

Qn+1

0

0

Qn

0

1

0

1

0

1

1

1

Неопреде-ленность

                                                                                                                

Рис. 7

осуществляется по уровню логической "1". Это значит, что когда на входах присутствует "0", т. е. , , состояние триггера не меняется. Уровень "0" является нейтральным.

Перед анализом работы схемы приведем логические действия элемента "ИЛИ-НЕ":

                                                       (1)

Пусть после включения питания на входах и выходах схемы установились состояния: R = 0; S = 0; Q = 1; . Уровень "1" с выхода Q поступает на вход С элемента Э2. На входе В по условию присутствует "0". Согласно (1) входные сигналы Э2 сформируют на его выходе уровень логического "0".

Этот уровень поступает на вход D элемента Э1. На входе А этого элемента также присутствует "0". Такие состояния, согласно (1), формируют на выходе Э1 уровень логической "1". Таким образом, состояние первого элемента поддерживает состояние второго и наоборот, т. е. это устойчивое состояние триггера.

Пусть в некоторый момент времени t1 на вход R поступает сигнал с логическим уровнем "1". Так как на входе D Э1 в это время присутствует уровень "0", то, согласно (1), уровень выхода Э1 скачком изменится с "1" до "0", т. е. Q = 0. Теперь на входы С и В элемента Э2 воздействует уровень логического "0". Поэтому выход Э2 скачком изменяет уровень от "0" до "1", т. е. .

Новое состояние триггера так же устойчивое. Оно не изменится, когда на вход R будет воздействовать уровень логического "0". При поступлении на вход R новых "1" состояние триггера останется прежним. Оно изменится только в том случае, когда уровень "1" поступит на вход S. Таким образом, RS-триггер управляется поочередно по двум входам.

Таблица возможных состояний триггера приведена на рис. 7в. При отсутствии входных сигналов  триггер сохраняет информацию о последней из поступивших команд, т. е. служит элементом памяти. Сочетание входных сигналов  является недопустимым. При таком сочетании триггер может принять любое состояние. Потому оно не применяется.

Схема RS-триггера на элементах "И-НЕ" приведена на рис. 8. На рис. 9б показано его условное обозначение. Собственно триггер собран на элементах Э3 и Э4. Элементы Э1 иЭ2 выполняют роль инверторов. Логические действия для элементов "И-НЕ" имеют вид:

                                                                  (2)

Исполнительным значением двоичного сигнала для элементов "И-НЕ" является "0", нейтральным – "1". Если на А и В присутствует уровень "1", то состояние триггера устойчивое. Пусть, например, А = В = 1, Q = 1, . Уровень "1" с выхода Q поступает на вход С, а так как вход В = 1 по условию, то согласно (2) на выходе элемента Э4 формируется уровень логического "0". Этот уровень поступает на вход D элемента Э3. Вход А этого элемента равен "1" по условию. По (2) эти уровни сформируют на выходе элемента Э3 логическую "1". Таким образом, состояние элемента Э3 поддерживает состояние элемента Э4 и наоборот, т. е. это устойчивое состояние триггера.

Совершенно  аналогично  можно  показать,    что состояние   А = В = 1,    Q = 0,  так же устойчиво. Включение  инверторов Э1 и Э2 позволяет изменить исполнительный уровень входных сигналов, т. е. для входов S и R исполнительным уровнем является "1", а нейтральным "0". Поэтому возможные состояния схемы рис. 8 соответствуют таблице рис. 7в. Согласно этой таблице состояние входов S = R = 0 является нейтральным и позволяет триггеру сохранять память о последней из поступивших команд. Чтобы изменить состояние выходов триггера, необходимо на вход S или R подать "1". Состояние S = R = 1 недопустимо.

Триггеры по рис. 7а и 8 переходят в новое состояние сразу после поступления входного сигнала и поэтому называются асинхронными.

Синхронные RS-триггеры.

Во многих устройствах необходимо синхронизировать во времени переключение триггеров. Дело в том, что неодновременное переключение может привести к появлению непредусмотренных состояний устройства и к срыву его работы. Синхронные триггеры имеют дополнительный вход для подачи на него синхронизирующего (тактового) импульса определенной длительности.

Синхроимпульс своим исходным (нулевым) значением блокирует (закрывает) информационные входы S и R. В этом случае триггер не реагирует на входные сигналы, сохраняя предыдущее состояние. Триггер воспринимает информацию на входах, когда значение синхронного импульса равно "1" и переходит в новое состояние на интервале среза синхроимпульса.

Схема синхронного RS-триггера приведена на рис. 9а. На рис. 9б – его условное обозначение. Во всех случаях, когда С = 0 на выходах элементов Э1 и Э2 уровни , т. е. нейтральны для элементов Э3 и Э4 не зависимо от состояния входных сигналов S и R. В этом и заключается эффект блокирования входов.

При С = 1 на выходах элементов Э1 и иЭ2 сигналы становятся инверсными по отношению к исходным S и R. Их комбинация вызовет реакцию триггера в соответствии с таблицей рис. 7в.

Например:

  •  если S = R = 0, то , триггер сохраняет «память» о предыдущем состоянии;
  •  если S = 1, а R = 0, то ; , триггер переходит в состояние "1",     т. е. ;
  •  если S = 0, а R = 1, то , триггер переходит в состояние "0",  т. е.

Пример наглядно показывает, что для входов S, R и С исполнительным уровнем является "1".

Кроме синхронных входов R и S синхронный триггер снабжается асинхронными входами SA и RA. Асинхронные входы позволяют задать триггеру определенное исходное состояние перед началом работы в синхронном режиме. При синхронном управлении триггером на входах SA и RA должен поддерживаться нейтральный уровень, т. е. "1".

JK-триггеры – это универсальные синхронные триггеры. Работа JK-триггера описывается таблицей рис. 10а. Входы триггера . Как и RS-триггер, он сохраняет свое состояние при            J = K = 0. Когда J = 1, триггер переходит в состояние . При R = 1 – в состояние . При J = K = 1 начальное состояние триггера меняется на противоположное, т. е. . Это основное отличие JK от RS-триггера.

Условное обозначение JK-триггера показано на рис. 10б, а временные диаграммы, поясняющие его работу на рис. 4в. Во время действия тактового

Входы

Прямой выход

J

K

0

0

1

0

1

0

1

0

1

1

    

 а)

Рис. 10

импульса С = 1 на интервале  вход J = 1. Поэтому в момент среза импульса С триггер переходит в состояние Q = 1. На интервале  С = 0. Триггер не воспринимает входную информацию. На интервале второго тактового импульса  вход К = 1. Поэтому в момент t4 триггер переключается: Q = 0. Во время действия третьего синхроимпульса J = 0; K = 0. Поэтому он не меняет своего состояния.

Обычно JK-триггеры снабжаются установочными входами R и S. Эти входы асинхронные. При S = 1 триггер устанавливается в состояние . При R = 1 – .

Схема JK-триггеров достаточно сложна и в лекции не рассматривается. Схемное усложнение позволило ликвидировать состояние неопределенности и увеличить число входов J и K (обычно по 3).

Счетный Т-триггер реализует только четвертую строку таблицы рис.10а. Таким свойством обладает JK-триггер, когда его входы J = K = 1. При таком включении входов триггер переключается в момент среза каждого тактового импульса. Отсюда следует, что счетный триггер имеет один тактовый вход, который обозначают символом «Т». Обозначение Т-триггера приведено на рис. 11а. На рис.11б приведены временные диаграммы, поясняющие его работу. Из диаграмм видно, что частота повторения импульсов на выходе триггера Q в два раза меньше частоты повторения импульсов на входе Т, т. е. Т-триггер делит частоту входных импульсов на 2. Счетные триггеры широко применяются в счетчиках, распределителях и делителях частоты.

D-триггер запоминает входную информацию в момент фронта синхроимпульса и хранит ее до следующего тактового импульса. D-триггер может быть выполнен на основе JK-триггера, при включении на входе элемента "НЕ", обеспечивающего условие . Отсюда следует, что D-триггер имеет тактовый вход С и вход D. Его работа описывается второй и третьей строкой таблицы рис. 10а, т. е. . Поэтому D-триггер является элементом памяти и находит широкое применение, в том числе в регистрах. Условное обозначение D-триггера и временные диаграммы, поясняющие его работу, приведены на рис. 12.

Триггер Шмидта

Триггер Шмидта - это специфический вид триггера, имеющего один вход и один выход. Такой триггер Еще называют нессиметричным. В триггере Шмидта переход из одного устойчивого состояния в другое осуществляется при определенных уровнях входного напряжения, называемых пороговыми уровнями. Триггер Шмидта изображен ниже.


Рис. 12б Триггер Шмидта и графики, поясняющие принцип его работы

Если на вход триггера Шмидта подавать нарастающее напряжение (нижний график), то при некотором уровне Uп1 в момент t1 напряжение на выходе скачком переходит из состояния 0 в состояние 1. Если уменьшать напряжение на входе до некоторого напряжения Uп2 в момент t2 напряжение на выходе скачком переходит из состояния 1 в состояние 0. Явление несовпадения уровней Uп1 и Uп2 называется гистерезисом. Соответственно, передаточная характеристика триггера Шмидта обладает гистерезисным характером. Триггер Шмидта, в отличие от других триггеров, не обладает памятью и используется для формирования прямоугольных импульсов из напряжения произвольной формы.

Триггеры используются довольно широко как самостоятельные устройства, так и в качестве основы для более сложных устройств - счетчиков, регистров, запоминающих устройств.

  1.  Счетчики импульсов.

Одной из наиболее распространенных операций в устройствах дискретной обработки информации является счет импульсов (таймеры ЭСЧ, цифровые измерительные приборы, АЦП и т. п.). Эту операцию выполняют счетчики, которые по назначению делятся на простые (выполняющие операцию суммирования и вычитания) и реверсивные.

Простые счетчики осуществляют переходы от предыдущего состояния к последующему только в одном направлении, т. е. могут или суммировать или вычитать импульсы. Реверсивные счетчики имеют переходы в двух направлениях – прямом и обратном. В зависимости от системы счисления счетчики делятся на двоичные и десятичные. Синхронизация счета бывает двух типов – синхронная (по фронту импульса) и асинхронная (по импульсу). В основу построения счетчиков положено применение Т-триггеров. Максимальное число, которое может быть записано в счетчике равно , где n – число разрядов счетчика. Каждый разряд двоичного счетчика представляет собой триггер.

Схема четырехразрядного счетчика на сумму приведена на рис. 13а. На рис. 13б приведены эпюры, поясняющие принцип его работы. На схеме "Т" – счетный вход счетчика,  - выходы разрядов, "УСТ" – установка состояния. Связь между триггерами – по прямым входам. Перед началом счета все триггеры устанавливаются в нулевое состояние - . Для этого достаточно подать единичный потенциал по шине "УСТ". Счетные импульсы поступают на вход "Т" первого триггера и переключаю его срезом каждого импульса (диаграмма Q1). Срезом импульсов выхода Q1 переключается триггер Т2 (диаграмма Q2). Триггеры Т3 и Т4 переключаются по аналогичному алгоритму.

Все состояния триггеров счетчика отражаются таблицей состояний 1. Нетрудно видеть, что состояние разрядов счетчика представляет собой запись числа поступивших на данный момент импульсов в двоичном коде. После записи максимального числа  счетчик автоматически обнуляется, т. е. устанавливается исходное состояние . Далее начинается новый цикл счета. При необходимости увеличить число N достаточно подключить к выходу счетчика дополнительные разряды (триггеры).

Аналогично суммирующему счетчику строится счетчик на вычитание. Схема такого счетчика приведена на рис. 13в. В этой схеме связь между триггерами выполнена по инверсным выходам, а шина "УСТ" объединяет установочные входы триггеров "S".

Перед началом счета все триггеры устанавливаются в состояние . С поступлением на вход Т счетных импульсов происходит изменение состояний триггеров на вычитание. Все состояния триггеров приведены в таблице 2. Таблица представляет собой двоичную запись линейно убывающих чисел.

Часто возникает необходимость в счетчиках, которые могли бы поочередно выполнять сложение и вычитание поступающих импульсов. Такие счетчики называются реверсивными. Реверсивные счетчики снабжаются системой коммутации связей между триггерами (с прямых на инверсные и обратно) и двумя счетными входами. При подаче импульса на вход "+1" между триггерами устанавливается связь по прямым выходам, при этом код, записанный в счетчике, устанавливается на единицу. При поступлении импульса на вход "-1" происходит обратная коммутация триггеров и код, записанный в счетчике, уменьшается на единицу. Условное обозначение реверсивного счетчика показано на рис. 14.

                 Таблица 1                                    Таблица 2

№ импульса

№ импульса

0

0

0

0

0

0

1

1

1

1

1

0

0

0

1

1

1

1

1

0

2

0

0

1

0

2

1

1

0

1

3

0

0

1

1

3

1

1

0

0

4

0

1

0

0

4

1

0

1

1

5

0

1

0

1

5

1

0

1

0

6

0

1

1

0

6

1

0

0

1

7

0

1

1

1

7

1

0

0

0

8

1

0

0

0

8

0

1

1

1

9

1

0

0

1

9

0

1

1

0

10

1

0

1

0

10

0

1

0

1

11

1

0

1

1

11

0

1

0

0

12

1

1

0

0

12

0

0

1

1

13

1

1

0

1

13

0

0

1

0

14

1

1

1

0

14

0

0

0

1

15

1

1

1

1

15

0

0

0

0

16

0

0

0

0

16

1

1

1

1

В ряде случаев возникает необходимость вернуть счетчик в исходное состояние  после записи некоторого числа . Для создания такого счетчика достаточно ввести в него цепь ОС. Например, декадные счетчики выполняются на основе четырехразрядных двоичных счетчиков. Но счет необходимо выполнять от 0 до 9, т. е. после записи цифры 9 необходимо возвратить триггеры в исходное состояние. Значит, цепь ОС должна выделить двоичную комбинацию числа 10. Наиболее просто она может быть образована с использованием логического элемента "И" (рис. 14).

  1.  Регистры.

Регистрами называют функциональные узлы, предназначенные для хранения n-разрядных двоичных чисел (слов). Основными видами регистров являются параллельный и последовательный.

Схема четырехразрядного параллельного регистра приведена на рис. 10. В этой схеме четыре D триггера объединены по входам С. Входами регистра являются входы D-триггеров. Выходы регистра могут иметь ключевую развязку посредством логических элементов "И".

В регистр информация поступает в виде параллельного кода по n проводам. Входы обозначены по разрядам кодовой комбинации . Одновременно на входы С всех триггеров подается логический сигнал "1" – "Запись". Во время фронта импульса С срабатывают все триггеры, принимая состояние входов. Для считывания информации достаточно на входы 1 всех логических элементов "И" подать уровень логической "1". Информация присутствует на выходах ; ; ;  в виде параллельного кода на интервале длительности импульса "считывание".

Схема четырехразрядного последовательного (сдвигающего) регистра приведена на рис. 11а. На рис. 11б приведены временные диаграммы, поясняющие его работу.

Для построения регистра применяются D-триггеры. Схема имеет один вход – "x" и выходы каждого разряда - . Тактовые входы всех триггеров объединены по шине "СС" – сигнал сдвига. На вход первого разряда регистра поступает цифровой сигнал записываемого числа. На вход каждого следующего разряда поступает сигнал с выхода предыдущего разряда. Работой схемы управляет тактовая последовательность импульсов СС. Важно, чтобы период следования СС был равен длительности разряда записываемого кодового числа.

Пусть перед записью все D-триггеры находятся в состоянии . Пусть также на вход Х последовательно во времени поступают разряды кодового числа 1011 (диаграмма х). С поступлением первого импульса СС по его фронту в первый D-триггер записывается первый разряд кодового слова – "1". Во все остальные D-триггеры регистра будет записан "0". Эта информация будет храниться до прихода следующего импульса СС.

К моменту поступления второго импульса СС на вход первого D-триггера воздействует второй разряд кодового слова. Он равен "0". На вход второго D-триггера  воздействует сигнал . На вход третьего и четвертого D-триггеров воздействует "0". По фронту  второго импульса СС эта информация и записывается в соответствующий триггер. Первый разряд кодового слова сдвинулся во второй разряд регистра, а в первый разряд регистра записан второй разряд кодового слова.

Далее процессы повторяются. Каждый импульс СС продвигает записываемую информацию по разрядам регистра от входа к выходу. Поэтому последовательный регистр часто называют регистром сдвига. Фронтом четвертого импульса СС все разряды кодового числа расположатся в разрядах регистра как показано на рис. 11б. В общем случае для записи n разрядов кодового числа потребуется п импульсов СС.

Поступивший на вход Х последовательный код может быть считан с выходов  как параллельный, т. е. последовательный регистр позволяет преобразовать последовательный код в параллельный.

Информация, записанная в последовательном регистре, может быть считана с выхода старшего разряда в виде последовательного кода. Для этого достаточно подать n импульсов СС.

Т

S

R

Q

Q

J

C

K

)

Q

1

2

3

4

C

J

K

t

1

t

t

t

4

t

3

t

2

t

t

в)

б)

T

Q

t

t

а)

Т

Q

Q

Т

Т

Рис. .11

б

)

C

D

t

t

Рис

.

12

а

)

Т

Q

Q

С

D

t

Q


 

А также другие работы, которые могут Вас заинтересовать

79645. К ВОПРОСУ О КЛАССИФИКАЦИИ ПОЛИТИЧЕСКИХ ПАРТИЙ И ИХ РОЛИ В ЖИЗНИ РОССИЙСКОГО ОБЩЕСТВА 171 KB
  Что отличает одни партии от других Ответов на этот вопрос вероятно будет столько же сколько и самих партий и каждый из них зависит от того что в данном случае нас интересует. Выявить эти разновидности и сгруппировать на их основе политические партии по наиболее характерным...
79646. ЗАКОНОМЕРНОСТИ ПАССИВНОГО ДЕЛИТЕЛЯ 110 KB
  Оценка эффективности технических решений итерационными методами анализа – сложная задача из-за неопределенности эквивалента и мер оценок, отсутствия закономерностей и регламентируемых критериев.
79648. РЕСУРСОСБЕРЕГАЮЩАЯ ТЕХНОЛОГИЯ АНАЛИЗА НАПРЯЖЕННО-ДЕФОРМИРОВАННОГО СОСТОЯНИЯ УПРУГОГО ТЕЛА ПРИ ПРОИЗВОЛЬНЫХ НЕПРЕРЫВНЫХ ОБЪЕМНЫХ СИЛАХ 379.5 KB
  Выполнен анализ напряженно-деформированного состояния НДС шара деформируемого непотенциальными силами. Традиционные методы вариационные граничных интегральных уравнений анализа НДС линейного изотропного упругого тела учитывают объемные силы в их потенциальном варианте.
79649. ПРОБЛЕМЫ ОБЕСПЕЧЕНИЯ ФОРМИРОВАНИЯ ГОСУДАРСТВЕННОЙ СОБСТВЕННОСТИ СУБЪЕКТА РОССИЙСКОЙ ФЕДЕРАЦИИ ЗА СЧЕТ ПУБЛИЧНЫХ НАЛОГОВЫХ ДОХОДОВ 81.5 KB
  В частности в бюджеты субъектов Российской Федерации подлежат зачислению налоговые доходы от следующих региональных налогов по нормативу 100 процентов: от налогов на имущество организаций на игорный бизнес от транспортного налога.
79650. Порядок формирования и структура федеральной и региональных нотариальных палат 188.5 KB
  Основ законодательства о нотариате нотариус занимающийся частной практикой должен быть членом нотариальной палаты. Кроме того членами нотариальной палаты могут быть также лица получившие или желающие получить лицензию на право нотариальной деятельности однако для них членство...
79651. ПОРЯДОК ОТБОРА ИНВЕСТИЦИОННЫХ ПРОЕКТОВ, ОСУЩЕСТВЛЯЕМЫХ НА УСЛОВИЯХ ГОСУДАРСТВЕННО-ЧАСТНОГО ПАРТНЕРСТВА В СОВРЕМЕННОЙ РОССИИ 101 KB
  Государственная поддержка инвестиционных проектов осуществляемых на условиях государственно-частного партнерства предоставляется для реализации инвестиционных проектов направленных: на социально-экономическое развитие Российской Федерации в части создания и или развития...
79652. ПРАВА И ОБЯЗАННОСТИ ЛИЦ, УЧАСТВУЮЩИХ В ИСПОЛНИТЕЛЬНОМ ПРОИЗВОДСТВЕ 133 KB
  Взыскатель имеет право: просить судебного пристава-исполнителя о немедленном наложении после возбуждения исполнительного производства ареста на имущество и денежные средства должника; знать где находится исполнительный документ в тот или иной момент поскольку на судебном...
79653. ПОДХОД К ВЫРАБОТКЕ ЕДИНОГО ПОНЯТИЯ «КИБЕРТЕРРОРИЗМ» (НАУЧНОЕ ОБОСНОВАНИЕ, СРАВНИТЕЛЬНАЯ ХАРАКТЕРИСТИКА) 122.5 KB
  Проблема кибертерроризма существует относительно недавно, поэтому она не вошла в законодательство большинства ведущих стран мира, в том числе России. Это связано с тем, что до сих пор не выработано единое понятие (научная дефиниция) нового вида правонарушения.