41318

Изучение команд обращения к портам. Реализа-ция последовательного и параллельного обмена данными

Практическая работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Основные теоретические положения Организация ввода вывода в микропроцессорной системе Вводом выводом ВВ называется передача данных между ядром ЭВМ включающим в себя микропроцессор и основную память и внешними устройствами ВУ. Управляющие данные от процессора называемые также командными словами или приказами инициируют действия не связанные непосредственно с передачей данных например запуск устройства запрещение прерываний и т. Управляющие данные от внешних устройств называются словами состояния; они содержат информацию об...

Русский

2013-10-23

149.5 KB

19 чел.

                  Дисциплина: « Микропроцессоры и микропроцессорные системы»

Практическая работа № 7

   Тема:    «Изучение команд обращения к портам. Реализа-ция последовательного и параллельного обмена данными».

Цель:          Практически изучить команды обращения к портам.

    Время:              2 часа

   

   Оборудование:    ПК, ПО.

   Методические материалы и литература:

  •  Методические указания по выполнению практических работ;
  •  Иллюстративный материал: «команды обращения к портам ».

 Методические указания по выполнению практической работы:

  Последовательность выполнения работы:

  1.  Изучить  и законспектировать основные теоретические положения по теме, используя описание работы;
  2.  Выполнить практическую часть лабораторной работы. При этом  использовать описание работы, лабораторный блок ПК, иллюстратив-ный материал; В практической части отработать следующие подразделы:
  •  Рассмотреть приводимые примеры команд обращения к портам
  •  Выполнить законспектировать команды приведённых примеров в тетради и отразить в отчёте
  •  Проанализировать структуру и функции команд в приведённых примерах; сделать выводы.
  1.  Ответить на контрольные вопросы.
  2.  Сделать выводы.
  3.  Подготовить отчёт по установленной форме.
  4.  Представить отчёт для защиты преподавателю.

1. Основные теоретические положения

Организация ввода/вывода в микропроцессорной системе

Вводом/выводом (ВВ) называется передача данных между ядром ЭВМ,   включающим в себя микропроцессор и основную память, и    внешними устройствами (ВУ).

Это единственное средство взаимодействия ЭВМ с "внешним миром", и  архитектура ВВ (режимы работы, форматы команд, особенности пре- рываний, скорость обмена и др.) непосредственно влияет на эффектив- ность всей системы.

За время эволюции ЭВМ подсистема ВВ претерпела наибольшие измене-ния благодаря расширению сферы применения ЭВМ и появлению новых внеш-них устройств.

Особенно важную роль средства ВВ играют в управляющих ЭВМ. Разработка аппаратных средств и программного обеспечения ВВ является на-иболее сложным этапом проектирования новых систем на базе ЭВМ, а возмож-ности ВВ серийных машин представляют собой один из важных параметров, определяющих выбор машины для конкретного применения.

Программная модель внешнего устройства

Подключение внешних устройств к системной шине осуществляется посредством электронных схем, называемых контроллерами ВВ (интерфейсами ВВ).

 Они:

  •  согласуют уровни электрических сигналов,
  •  а также преобразуют машинные данные в формат, необходимый устройству, и наоборот.

Обычно контроллеры ВВ конструктивно оформляются вместе с процессором в виде интерфейсных плат.

В процессе ввода/вывода передается информация двух видов:

  1.  управляющие данные (слова) и
  2.   собственно данные, или данные-сообщения.

Управляющие данные от процессора, называемые также командными словами или приказами, инициируют действия, не связанные непосредственно с передачей данных, например запуск устройства, запрещение прерываний и т.п.

Управляющие данные от внешних устройств называются словами состояния; они содержат информацию об определенных признаках, например о готовности устройства к передаче данных, о наличии ошибок при обмене и т.п. Состояние обычно представляется в декодированной форме - один бит для каждого признака.

 Регистр, содержащий группу бит, к которой процессор обращается в операциях ВВ, образует порт ВВ.

 Таким образом, наиболее общая программная модель внешнего устройства, которое может выполнять ввод и вывод, содержит четыре регистра ВВ:

  1.  регистр выходных данных (выходной порт),
  2.   регистр входных данных (входной порт),
  3.   регистр управления и
  4.  регистр состояния (рис.1).

Каждый из этих регистров должен иметь однозначный адрес, который идентифицируется дешифратором адреса.

В зависимости от особенностей устройства общая модель конкретизируется, например, отдельные регистры состояния и управления объединяются в один регистр, в устройстве ввода (вывода) имеется только регистр входных (выходных) данных, для ввода и вывода используется двунаправленный порт.

           

Рис. 1. Программная модель внешнего устройства

Непосредственные действия, связанные с вводом/выводом, реализуются одним из двух способов, различающихся адресацией регистров ВВ.

  1.  Интерфейс с изолированными шинами характеризуется раздельной адресацией памяти и внешних устройств при обмене информацией.
  2.  Изолированный ВВ предполагает наличие специальных команд ввода/вывода, общий формат которых показан на рис. 2.

При выполнении команды ввода IN содержимое адресуемого входного регистра PORT передается во внутренний регистр REG процессора, а при выполнении команды OUT содержимое регистра REG передается в выходной порт PORT.

В процессоре могут быть и другие команды, относящиеся к ВВ и связанные с проверкой и модификацией содержимого регистра управления и состояния.

                          

Рис. 2. Команды ввода/вывода (общий формат)

Нетрудно заметить, что в этом способе адресное пространство портов ввода и вывода изолировано от адресного пространства памяти, т.е. в ЭВМ один и тот же адрес могут иметь порт ВВ и ячейка памяти.

 Разделение адресных пространств осуществляется с помощью управляющих сигналов, относящихся к системам ВВ и памяти

  •  (MEMRD# - считывание данных из памяти,
  •  MEMWR# - запись данных в память,
  •  IORD# - чтение порта ВВ,
  •  IOWR# - запись в порт ВВ)

 (# - активный низкий уровень сигналов).

В ЭВМ, рассчитанной на изолированный ВВ, нетрудно перейти к ВВ, отображенному на память.

Если, например, адресное пространство памяти составляет 64 Кбайт, а для программного обеспечения достаточно 32 Кбайт,

  •  то область адресов от 0 до 32 К-1 используется для памяти,
  •   от 32 К до 64 К-1 - для ввода/вывода.

 При этом признаком, дифференцирующим обращения к памяти и портам ВВ, может быть старший бит адреса.

Таким образом, интерфейс с общими шинами (ввод/вывод с отображением на память) имеет организацию, при которой часть общего адресного пространства отводится для внешних устройств, регистры которых адресуются так же, как и ячейки памяти.

 В этом случае для адресации портов ВВ используются полные адресные сигналы: 

  •  READ - чтение,
  •  WRITE - запись.

В операционных системах ЭВМ имеется набор подпрограмм (драйверов ВВ), управляющих операциями ВВ стандартных внешних устройств. Благодаря им пользователь может не знать многих особенностей ВУ и интерфейсов ВВ, а применять четкие программные протоколы.

2  Практическая часть

  •  Рассмотреть приводимые примеры команд обращения к     портам
    •  Выполнить законспектировать команды приведённых    примеров в тетради и отразить в отчёте
      •  Проанализировать структуру и функции команд в   приведённых примерах; сделать выводы.

Форматы передачи данных

Существуют два способа передачи слов информации по линиям данных:

  1.  параллельный, когда одновременно пересылаются все биты слова
  2.  последовательный, когда биты слова пересылаются поочередно, начиная, например, с его младшего разряда.

 Так как между отдельными проводниками шины для параллельной передачи данных существует электрическая емкость, то при изменении сигнала, передаваемого по одному из проводников, возникает помеха (корот-кий выброс напряжения) на других проводниках.

С увеличением длины шины (увеличением емкости проводников) помехи возрастают и могут восприниматься приемником как сигналы.

 Поэтому рабочее расстояние для шины параллельной передачи данных ограничивается длиной 1-2 м, и только за счет существенного удорожания ши-ны или снижения скорости передачи длину шины можно увеличить до 10-20 м.

Указанное обстоятельство и желание использовать для дистанционной передачи информации телеграфные и телефонные линии обусловили широкое распространение способа последовательного обмена данными между ВУ и микроЭВМ и между несколькими микроЭВМ. 

 Два режима последовательной передачи данных:

  1.  синхронный и
  2.   асинхронный.

 При синхронной последовательной передаче каждый передаваемый бит данных сопровождается импульсом синхронизации, информирующим приемник о наличии на линии информационного бита.

Следовательно, между передатчиком и приемником должны быть протянуты минимум три провода:

  1.  два для передачи импульсов синхронизации и бит данных,
  2.  а также общий заземленный проводник.

Синхронная последовательная передача начинается с пересылки в приемник одного или двух символов синхронизации (не путать с импульсами синхронизации).

 Получив такой символ (символы), приемник начинает прием данных и их преобразование в параллельный формат.

Естественно, что при такой организации синхронной последовательной передачи она целесообразна лишь для пересылки массивов слов, а не отдель-ных символов. Это обстоятельство, а также необходимость использования для обмена сравнительно дорогих (четырехпроводных или кабельных) линий связи помешало широкому распространению синхронной последовательности передачи данных.

 Асинхронная последовательная передача данных означает, что у передатчика и приемника нет общего генератора синхроимпульсов и что синхронизирующий сигнал не посылается вместе с данными.

 Как же в таком случае приемник будет узнавать о моментах начала и завершения передачи бит данных.

Стандартный формат асинхронной последовательной передачи данных, используемый в ЭВМ и ВУ, содержит n пересылаемых бит информации (при пересылке символов n равно 7 или 8 битам) и 3-4 дополнительных бита:

  •  стартовый бит,
  •  бит контроля четности (или нечетности)
  •   и 1 или 2 стоповых бита (рис. 3.а).

Бит четности (или нечетности) может отсутствовать. Когда передатчик бездействует (данные не посылаются на линию), на линии сохраняется уровень сигнала, соответствующий логической 1.

Рис. 3.. Формат асинхронной последовательной передачи данных

  1.  Передатчик может начать пересылку символа в любой момент времени посредством генерирования стартового бита, т. е. перевода линии в состояние логического 0 на время, точно равное времени передачи бита.
  2.  Затем происходит передача битов символа, начиная с младшего значащего бита, за которым следует дополнительный бит контроля по четности или нечетности.
  3.   Далее с помощью стопового бита линия переводится в состояние логической 1 (рис. 3.б). При единичном бите контроля стоповый бит не изменяет состояния сигнала на линии. Состояние логической 1 должно поддерживаться в течение промежутка времени, равного 1 или 2 временам передачи бита.

Промежуток времени от начала стартового бита до конца стопового бита (стоповых бит) называется кадром. 

Сразу после стоповых бит передатчик может посылать новый стартовый бит, если имеется другой символ для передачи; в противном случае уровень логической 1 может сохраняться на протяжение всего времени, пока бездей-ствует передатчик.

Новый стартовый бит может быть послан в любой момент времени после окончания стопового бита, например, через промежуток времени, равный 0.43 или 1.5 времени передачи бита.

В линиях последовательной передачи данных передатчик и приемник должны быть согласованы по всем параметрам формата, , включая номиналь-ное время передачи бита.

Для этого в приемнике устанавливается генератор синхроимпульсов, частота которого должна совпадать с частотой аналогичного генератора передатчика.  Кроме того, для обеспечения оптимальной защищенности сигнала от искажения, шумов и разброса частоты синхроимпульсов приемник должен считывать принимаемый бит в середине его длительности.

 Рассмотрим работу приемника с того момента, когда он закончил прием символа данных и перешел в режим обнаружения стартового бита следующего слова.

Если линия перешла в состояние логического нуля и находится в этом состоянии в течение времени, не меньшего половины временного интервала передачи бита, то приемник переводится в режим считывания бит информации.  В противном случае приемник остается в режиме обнаружения, так как вероятнее всего это был не стартовый бит, а шумовая помеха. В новом режиме приемник вырабатывает сигналы считывания через интервалы, равные времени передачи бита, т. е. выполняет считывание и сохранение принимаемых бит примерно на середине их передачи.

 Аналогичным образом будут считаны бит контроля четности и сигнал логической единицы (стоповый бит). Если оказалось, что на месте стопового бита обнаружен сигнал логического нуля, то произошла "Ошибка кадра" и символ принят неправильно.

Иначе проверяется, четно ли общее число единиц в информационных битах и бите контроля, и если оно четно, производится запись принятого сим-вола в буфер приемника.

 Передний фронт стартового бита сигнализирует о начале поступления передаваемой информации, а момент его появления служит точкой отсчета времени для считывания бит данных.

 Стоповый бит предоставляет время для записи принятого символа в буфер приемника и обеспечивает возможность выявления ошибки кадра.  Наиболее часто ошибки кадра появляются тогда, когда приемник ошибочно синхронизирован с битом 0, который в действительности не является стартовым битом.

Если передатчик бездействует (посылает сигнал логической единицы) в течение одного кадра или более, то всегда можно восстановить правильную синхронизацию.

Хуже обстоит дело при рассинхронизации генераторов передатчика и приемника, когда временной интервал между сигналами считывания принима-емых битов будет меньше или больше времени передачи бита.

Например, если при считывании битов посылки, показанной на рис. 3.б, временной интервал между сигналами считывания станет на 6% меньше, чем время передачи бита, то восьмой и девятый сигналы считывания будут выработаны тогда, когда на линии находится бит контроля четности (рис. 4).  Следовательно, не будет обнаружен стоповый бит и будет зафиксирована ошибка кадра, несмотря на правильность принятой информации. Однако при 18%-й рассинхронизации генераторов, когда вместо кода (01110001) приемник зафиксирует код (11100001), никаких ошибок не будет обнаружено - четность соблюдена и стоповый (девятый по порядку) бит равен 1 (см. рис. .4).

Рис. 4. Ошибка из-за рассинхронизации генераторов передатчика и приемника

Параллельная передача данных

Параллельная передача данных между контроллером и ВУ является по своей организации наиболее простым способом обмена.

Для организации параллельной передачи данных помимо шины данных, количество линий в которой равно числу одновременно передаваемых битов данных, используется минимальное количество управляющих сигналов.

В простом контроллере ВУ, обеспечивающем побайтную передачу данных на внешнее устройство (рис. 5), в шине связи с ВУ используются всего два управляющих сигнала:

  1.  "Выходные данные готовы" и
  2.   "Данные приняты".

Для формирования управляющего сигнала "Выходные данные готовы" и приема из ВУ управляющего сигнала "Данные приняты" в контроллере исполь-зуется одноразрядный адресуемый регистр состояния и управления А2 (обычно используются раздельные регистр состояния и регистр управления).  Одновременно с записью очередного байта данных с шины данных сис-темного интерфейса в адресуемый регистр данных контроллера (порт вывода А1) в регистр состояния и управления записывается логическая единица. Тем самым формируется управляющий сигнал "Выходные данные готовы" в шине связи с ВУ.

Рис. .5. Простой параллельный контроллер вывода.

ВУ, приняв байт данных, управляющим сигналом "Данные приняты" обнуляет регистр состояния контроллера.

 При этом формируются управляющий сигнал системного интерфейса "Готовность ВУ" и признак готовности ВУ к обмену, передаваемый в процесс-сор по одной из линий шины данных системного интерфейса посредством стандартной операции ввода при реализации программы асинхронного обмена.

Логика управления контроллера обеспечивает селекцию адресов регист-ров контроллера, прием управляющих сигналов системного интерфейса и формирование на их основе внутренних управляющих сигналов контроллера, формирование управляющего сигнала системного интерфейса "Готовность ВУ".

Для сопряжения регистров контроллера с шинами адреса и данных сис-темного интерфейса в контроллере используются соответственно приемники шины адреса и приемопередатчики шины данных.

Рассмотрим на примере, каким образом контроллер ВУ обеспечивает парал-лельную передачу данных в ВУ под управлением программы асинхронного обмена.

 Алгоритм асинхронного обмена :

1. Процессор микроЭВМ проверяет готовность ВУ к приему данных.
2. Если ВУ готово к приему данных (в данном случае это логический 0 в нулевом разряде регистра А2), то данные передаются с шины данных системного интерфейса в регистр данных А1 контроллера и далее в ВУ. Иначе повторяется п. 1.

Пример 2.1. Фрагмент программы передачи байта данных в асинхронном режиме с использованием параллельного контроллера ВУ (рис.5). Для написания программы асинхронной передачи воспользуемся командами процессора 8086.

MOV

DX, A2

номер порта A2 помещаем в DX

m1:IN

AL, DX

чтение байта из порта A2

TEST

AL, 1

проверка нулевого состояния регистра A2

JNS

ml

переход на метку ml если разряд не нулевой

MOV

AL, 64

выводимый байт данных помещается в AL

MOV

DX, A1

номер порта A1 записываем в DX

OUT

DX, AL

содержимое регистра AX передаем в порт A1

Команда во второй строке приводит к следующим действиям. При ее выпол-нении процессор по шине адреса передает в контроллер адрес А2, сопровождая его сигналом "Ввод" (IORD#; здесь и далее в скобках указаны сигналы на шине ISA). Логика управления контроллера, реагируя на эти сигналы, обеспечивает передачу в процессор содержимого регистра состояния А2 по шине данных системного интерфейса.

Команда в третьей строке приводит к следующим действиям. Процессор проверяет значение соответствующего разряда принятых данных. Нуль в этом разряде указывает на неготовность ВУ к приему данных и, следовательно, на необходимость возврата к проверке содержимого А2, т. е. процессор, выполняя три первые команды, ожидает готовности ВУ к приему данных. Единица в этом разряде подтверждает готовность ВУ и, следовательно, возможность передачи байта данных.

В седьмой строке осуществляется пересылка данных из регистра AX процесс-сора в регистр данных контроллера А1. Процессор по шине адреса передает в контроллер адрес А1, а по шине данных - байт данных, сопровождая их сигна-лом "Вывод" (IOWR#).

Логика управления контроллера обеспечивает запись данных с шины данных в регистр данных А1 и устанавливает в ноль бит готовности регистра состояния А2, формируя тем самым управляющий сигнал для ВУ "Выходные данные готовы". ВУ принимает байт данных и управляющим сигналом "Данные приняты" устанавливает в единицу регистр состояния А2.

Далее контроллер ВУ по этому сигналу может сформировать и передать в процессор сигнал "Готовность ВУ", который в данном случае извещает процессор о приеме данных внешним устройством и разрешает процессору снять сигнал "Вывод" и тем самым завершить цикл вывода данных в команде пересылки, однако в IBM-совместимых персональных компьютерах с шиной ISA сигнал "Готовность ВУ" не формируется, а имеется сигнал IO CH RDY#, позволяющий продлить цикл обмена, если устройство недостаточно быстрое. В данном случае нет необходимости в сигнале "Готовность ВУ", т.к. шина ISA является синхронной и, следовательно, все операции выполняются по тактовым импульсам.)

Последовательная передача данных

 Использование последовательных линий связи для обмена данными с внешними устройствами возлагает на контроллеры ВУ дополнительные по сравнению с контроллерами для параллельного обмена функции

  •  Во-первых, возникает необходимость преобразования формата данных: из параллельного формата, в котором они поступают в контроллер ВУ из системного интерфейса микроЭВМ, в последовательный при передаче в ВУ и из последовательного в параллельный при приеме данных из ВУ. 
  •  Во-вторых, требуется реализовать соответствующий режиму работы внешнего устройства способ обмена данными: синхронный или асинхронный.

Синхронный последовательный интерфейс

Простой контроллер для синхронной передачи данных в ВУ по последователь-ной линии связи (последовательный интерфейс) представлен на рис.6.

Рис. 6. Контроллер последовательной синхронной передачи

Восьмиразрядный адресуемый буферный регистр контроллера А1 служит для временного хранения байта данных до его загрузки в сдвиговый регистр. Запись байта данных в буферный регистр с шины данных системного интерфейса производится так же, как и в параллельном интерфейсе (см. Параллельная передача данных и рис.5), только при наличии единицы в одноразрядном адресуемом регистре состояния контроллера А2. Единица в регистре состояния указывает на готовность контроллера принять очередной байт в буферный регистр. Содержимое регистра А2 передается в процессор по одной из линий шины данных системного интерфейса и используется для формирования управляющего сигнала системного интерфейса "Готовность ВУ". При записи очередного байта в буферный регистр A1 обнуляется регистр состояния А2.

Программа записи байта данных в буферный регистр аналогична программе из примера 2.1 за исключением команды перехода: вместо команды JNZ m1 (переход, если не ноль) необходимо использовать команду JZ m1 (переход, если ноль).

Преобразование данных из параллельного формата, в котором они поступили в буферный регистр контроллера из системного интерфейса, в последовательный и передача их на линию связи производятся в сдвиговом регистре с помощью генератора тактовых импульсов и двоичного трехразрядного счетчика импуль-сов следующим образом.

Последовательная линия связи контроллера с ВУ подключается к выходу младшего разряда сдвигового регистра. По очередному тактовому импульсу содержимое сдвигового регистра сдвигается на один разряд вправо и в линию связи "Данные" выдается значение очередного разряда. Одновременно со сдвигом в ВУ передается по отдельной линии "Синхронизация" тактовый импульс. Таким образом, каждый передаваемый по линии "Данные" бит информации сопровождается синхронизирующим сигналом по линии "Синхронизация", что обеспечивает его однозначное восприятие на приемном конце последовательной линии связи.

Количество переданных в линию тактовых сигналов, а следовательно, и переданных бит информации подсчитывается счетчиком тактовых импульсов. Как только содержимое счетчика становится равным 7, т. е. в линию переданы 8 бит (1 байт) информации, формируется управляющий сигнал "Загрузка", обеспечивающий запись в сдвиговый регистр очередного байта из буферного регистра. Этим же управляющим сигналом устанавливается в "1" регистр состояния. Очередным тактовым импульсом счетчик будет сброшен в "0", и начнется очередной цикл выдачи восьми битов информации из сдвигового регистра в линию связи.

Синхронная последовательная передача отдельных битов данных на линию связи должна производиться без какого-либо перерыва, и следующий байт данных должен быть загружен в буферный регистр из системного интерфейса за время, не превышающее времени передачи восьми битов в последовательную линию связи.

При записи байта данных в буферный регистр обнуляется регистр состояния контроллера. Нуль в этом регистре указывает, что в линию связи передается байт данных из сдвигового регистра, а следующий передаваемый байт данных загружен в сдвиговый регистр.

Контроллер для последовательного синхронного приема данных из ВУ состоит из тех же компонентов, что и контроллер для синхронной последовательной передачи, за исключением генератора тактовых импульсов.

Асинхронный последовательный интерфейс

Организация асинхронного последовательного обмена данными с внешним устройством осложняется тем, что на передающей и приемной стороне после-довательной линии связи используются настроенные на одну частоту, но физи-чески разные генераторы тактовых импульсов и, следовательно, общая синхро-низация отсутствует.

Рассмотрим на примере организацию контроллера последовательного интерфейса  для последовательных асинхронной передачи данных.

Простейший контроллер для асинхронной передачи данных в ВУ по последовательной линии связи представлен на рис. 7. Он предназначен для передачи данных в формате с двумя стоповыми битами.

Рис. .7. Контроллер последовательной асинхронной передачи

После передачи очередного байта данных в регистр состояния А2 записывается 1. Единичный выходной сигнал регистра А2 информирует процессор о готовности контроллера к приему следующего байта данных и передаче его по линии связи в ВУ. Этот же сигнал запрещает формирование импульсов со схемы выработки импульсов сдвига - делителя частоты сигналов тактового генератора на 16. Счетчик импульсов сдвига (счетчик по mod 10) находится в нулевом состоянии и его единичный выходной сигнал поступает на вентиль И, подготавливая цепь выработки сигнала загрузки сдвигового регистра.

Процесс передачи байта данных начинается с того, что процессор, выполняя команду "Вывод", выставляет этот байт на шине данных. Одновременно процессор формирует управляющий сигнал системного интерфейса "Вывод", по которому производятся запись передаваемого байта в буферный регистр А1, сброс регистра состояния А2 и формирование на вентиле И сигнала "Загрузка". Передаваемый байт переписывается в разряды 1, ... , 8 сдвигового регистра, в нулевой разряд сдвигового регистра записывается 0 (стартовый бит), а в разряды 9 и 10 - 1 (стоповые биты). Кроме того, снимается сигнал "Сброс" с делителя частоты, он начинает накапливать импульсы генератора тактовой частоты и в момент приема шестнадцатого тактового импульса вырабатывает импульс сдвига.

На выходной линии контроллера "Данные" поддерживается состояние 0 (зна-чение стартового бита) до тех пор, пока не будет выработан первый импульс сдвига. Импульс сдвига изменит состояние счетчика импульсов сдвига и перепишетв нулевой разряд сдвигового регистра первый информационный бит передаваемого байта данных. Состояние, соответствующее значению этого бита, будет поддерживаться на линии "Данные" до следующего импульса сдвига.

Аналогично будут переданы остальные информационные биты, первый стоповый бит и, наконец, второй стоповый бит, при передаче которого счетчик импульсов сдвига снова установится в нулевое состояние. Это приведет к записи 1 в регистр состояния А2.

 Единичный сигнал с выхода регистра А2 запретит формирование импульсов сдвига, а также информирует процессор о готовности к приему нового байта данных. После завершения передачи очередного кадра (стартового бита, информационного байта и двух стоповых бит) контроллер поддерживает в линии связи уровень логической единицы (значение второго стопового бита).

Способы обмена информацией в микропроцессорной системе

 В ЭВМ применяются три режима ввода/вывода:

  1.  программно-управляемый ВВ (называемый также программным или нефорсированным ВВ),
  2.   ВВ по прерываниям (форсированный ВВ)
  3.   и прямой доступ к памяти.

Первый из них характеризуется тем, что инициирование и управление ВВ осуществляется программой, выполняемой процессором, а внешние устройства играют сравнительно пассивную роль и сигнализируют только о своем состоянии, в частности, о готовности к операциям ввода/вывода.

Во втором режиме ВВ инициируется не процессором, а внешним устройством, генерирующим специальный сигнал прерывания. Реагируя на этот сигнал готовности устройства к передаче данных, процессор передает управление подпрограмме обслуживания устройства, вызвавшего прерывание. Действия, выполняемые этой подпрограммой, определяются пользователем, а непосредственными операциями ВВ управляет процессор.

Наконец, в режиме прямого доступа к памяти, который используется, когда пропускной способности процессора недостаточно, действия процессора приостанавливаются, он отключается от системной шины и не участвует в передачах данных между основной памятью и быстродействующим ВУ.

Заметим, что во всех вышеуказанных случаях основные действия, выполняемые на системной магистрали ЭВМ, подчиняются двум основным принципам.

1. В процессе взаимодействия любых двух устройств ЭВМ одно из них обяза-тельно выполняет активную, управляющую роль и является задатчиком, второе оказывается управляемым, исполнителем. Чаще всего задатчиком является процессор.
2.
Другим важным принципом, заложенным в структуру интерфейса, является принцип квитирования (запроса - ответа): каждый управляющий сигнал, посланный задатчиком, подтверждается сигналом исполнителя. При отсутствии ответного сигнала исполнителя в течение заданного интервала времени формируется так называемый тайм-аут, задатчик фиксирует ошибку обмена и прекращает данную операцию. 

Программно-управляемый ввод/вывод

 Данный режим характеризуется тем, что все действия по вводу/выводу реализуются командами прикладной программы.

  Наиболее простыми эти действия оказываются для "всегда готовых" внешних устройств, например индикатора на светодиодах. При необходимости ВВ в соответствующем месте программы используются команды IN или OUT. Такая передача данных называется синхронным или безусловным ВВ. 

Однако для большинства ВУ до выполнения операций ВВ надо убедиться в их готовности к обмену, т.е. ВВ является асинхронным.

 Общее состояние устройства характеризуется флагом готовности READY, называемым также флагом готовности/занятости (READY/BUSY).  Иногда состояния готовности и занятости идентифицируются отдельны-ми флагами READY и BUSY, входящими в слово состояния устройства.

Процессор проверяет флаг готовности с помощью одной или нескольких команд. Если флаг установлен, то инициируются собственно ввод или вывод одного или нескольких слов данных.

 Когда же флаг сброшен, процессор выполняет цикл из 2-3 команд с пов-торной проверкой флага READY до тех пор, пока устройство не будет готово к операциям ВВ (рис.8). Данный цикл называется циклом ожидания готов-ности ВУ и реализуется в различных процессорах по-разному.

Рис. 8. Цикл программного ожидания готовности внешнего устройства

 

 

  

  

  3. Ответить на контрольные вопросы

  1.  Какая информация передаётся в процессе ввода/вывода?

  1.  Что понимается под вводом/выводом в микропроцессорной системе?
  2.  Что  такое кадр  для режима последовательной передачи данных?    
  3.  Чем характеризуется программно- управляемый ввод/вывод ?      

  1.  Какие управляющие сигналы в шине связи с ВУ используются в контроллере параллельного  вывода?

  1.  Какие три режима ввода/вывода применяются в ЭВМ?  


 

А также другие работы, которые могут Вас заинтересовать

43029. Проектирование фильтра нижних частот на основе микрополосковой линии 220.5 KB
  Цель работы Целью работы является проектирование фильтра нижних частот на основе микрополосковой линии определение продольных и поперечных величин всех его элементов. Основной задачей будет нахождение наиболее оптимальной модели фильтра удовлетворяющего заданным характеристикам задача синтеза. На первом этапе проектирования рассчитываются число элементов фильтра n и все k = 1 2. Желательно выбрать диэлектрик с возможно более высоким значением εr а высота h подложки влияет на механическую прочность в процессе изготовления сборки...
43030. Разработка базу дискографии музыкальных коллективов 3.57 MB
  Приведение отношения к 3НФ подразумевает, чтобы отношение было нормализовано по 2НФ и в отношении не существовало бы транзитивных зависимостей. Другими словами третья нормальная форма повышает требования второй нормальной формы: оно не ограничивается составными первичными ключами, а требует, чтобы ни один не ключевой столбец не зависел от другого не ключевого столбца. Любой не ключевой атрибут должен зависеть только от первичного ключа.
43031. Усилитель мощности звуковой частоты 956.5 KB
  Усилители низкой частоты являются одним из важнейших структурных элементов звуковоспроизводящих радиотехнических устройств. Развитие усилительных устройств тесно связано с совершенствованием электронных приборов, сначала ламп, затем транзисторов и интегральных микросхем. Резкий скачок в усовершенствовании усилителей произошел после того, как нашла применение отрицательная обратная связь.
43034. Разработка программы вывода графического изображения с помощью языка PostScript 640 KB
  Для обеспечения печати файлов в ОС UNIX имеются специальные средства, позволяющие выводить файлы на печать последовательно, один за другим, организовывать печать на принтерах, подключенных к компьютеру по сети, регламентировать доступ пользователей к различным печатающим устройствам и контролировать объем печати разными пользователями. В ядро ОС включены только драйверы локального принтера, которые передают ему печатаемые данные и следят за его состоянием.