41849

Основные характеристики и испытание интегрального цифрового компаратора

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Для построения компаратора только на элементах ИНЕ запишем её в другой форме воспользовавшись формулой де Моргана Схема реализующая это выражение приведена на рис. Если необходимо чтобы при равенстве кодов на выходе компаратора была логическая 1 то к выходу схемы рис.ms10 или собрать на рабочем поле среды MS10 схему для испытания цифрового компаратора рис.

Русский

2013-10-25

195.54 KB

18 чел.

Лабораторная работа 11

Тема работы:цифровой компаратор

Цель работы: ознакомление с основными характеристиками и испытание интегрального цифрового компаратора.

Теоретические сведения

Цифровой компаратор предназначен для сравнения двух многоразрядных двоичных чисел. В простейшем случае требуется лишь установить факт равенства бинарных чисел А и В одинаковой разрядности. При п-разрядных числах компаратор состоит из п сумматоров по модулю 2, выходы которых подключены к элементу ИЛИ. Только при совпадении значений всех разрядов чиселА и В на выходах всех сумматоров будет 0. Если же числа отличаются хотя бы в одном разряде, то на выходе соответствующего сумматора и, следовательно, на общем выходе будет 1.

Операция поразрядного сравнения заключается в выработке признака равенства (равнозначности) или неравенства (неравнозначности) двух сравниваемых двоичных чисел. Два числа равны при равенстве цифр в одноименных разрядах: аi = bi, где аi– цифра вi-м разряде одного числа, bi – цифра вi-м разряде другого числа. Равенство аi = bi имеет место при        аi = 1,bi = 1 или при аi = 0,bi = 0. Поэтому логическая функция, выражающая это равенство, равна единице, если единице равно произведение этих цифр или произведение их инверсных значений, т. е.

,

а логическая функция, описывающая компаратор для п-разрядных чисел, имеет вид

.

Для построения компаратора только на элементах И-НЕ запишем её в другой форме, воспользовавшись формулой  де Моргана,

Схема, реализующая это выражение, приведена на рис. 11.1, а.

Если необходимо, чтобы при равенстве кодов на выходе компаратора была логическая 1, то к выходу схемы (рис. 11.1) следует присоединить инвертор.

&

&

а1

у

b1

&

&

&

&

&

&

&

&

&

an

bn

&

Рис. 11.1

у

Ход работы  и указанияк его выполнению

Задание 1. Запуститьсреду МS10.  Открыть файл 11.2.ms10 или собрать на рабочем поле среды MS10 схему для испытания цифрового компаратора (рис. 11.2) и установить в диалоговых окнах компонентов их параметры или режимы работы. Скопировать схему (рис. 11.2) на страницу отчёта.

Цифровой 4-разрядный компаратор Comp4 (рис. 11.2) выполняет сравнение четырёх старших разрядов 8-разрядных бинарных чисел А и В с учётом результатов сравнения младших разрядов, подаваемых на входы AGTB    (A>B), AEQT(A = B) и ALTB (А <B)  с соответствующих выводов первой микросхемы компаратора. На входы А3, А2, А1, А0 и В3, В2, В1, В0 микросхемы Comp4 поступают с генератора слова XWG1 сигналы четырёх старших разрядов чисел А и В.

Сигналы сравнения 8-разрядных чисел с определением их равенства А = = В или неравенства А>B, A<B  подаются на выходы OAGTB(A>B), OAEQT (A = B) и OALTB (А <B). К этим выходам  подключены входы логического анализатора XLA1 и логические пробники X1, X2 и X3.  

Рис. 11.2

При сравнении многоразрядных двоичных чисел используется следующий алгоритм. Сначала сравниваются значения старших разрядов. Если они различны, то эти разряды и определяют результат сравнения. Если они равны, то необходимо сравнить следующие за ними младшие разряды и т. д.

Компаратор 74HC85AN_4V реализует указанный алгоритм: соответствующие логические функции приведены в таблице истинности (табл. 11.1), выводимой на экран дисплея после выделения изображения компаратора на схеме (рис. 11.2) и нажатия клавиши помощи F1 клавиатуры.

                                                                                                            Т а б л и ц а  11.1

Задание 2. Получить временные диаграммы входных и выходных сигналов на экране анализатора XLA1 при пошаговой подаче на входы компаратора сигналов с выходов генератора слова XWG1 (fг = 500 кГц).

Для этого:

щёлкнуть мышью на изображении генератора XWG1 (см. рис. 11.2) и записать в его первые ячейки памяти 10 произвольных (или заданных преподавателем) 11-разрядных кодовых последовательностей, причём в первые четыре разряда записать (справа налево) значения (1 или 0) числаА, т. е.А3А2А1А0, в следующие три разряда – трёхразрядные двоичные числа     (A>B, A = B и А<B с одним высоким уровнем, равным 1, остальные 0) с выходов предыдущей микросхемы сравнения и, наконец, в последние четыре разряда  значения В3В2В1В0 числаВ;

щёлкнуть мышью на изображении логического анализатора XLA1 и установить в его окне частоту fа= 10 МГц таймера, уровень высокого напряжении Um = 4 В и число импульсов таймера, приходящихся на одно деление, Clocks/div = 20;

запустить программу моделирования компаратора;

последовательно щёлкая мышью на кнопке Step генератора XWG1, получить временные диаграммы входных и выходных сигналов на экране анализатора XLA1.

Рис. 11.3

В качестве примера на рис. 11.3 показано содержание запрограммированных ячеек памяти генератора бинарного словаXWG1,а на рис. 11.4 – временные диаграммы входных и выходных (Y>, Y= и Y<) сигналов, характеризующих работу компаратора.

Только при равенстве всех разрядов двоичных чисел, в том числе четырёх младших разрядов (при коде 010 с предыдущей микросхемы) и четырёх старших разрядов: А = В = 1010 (см. шаг 1 на рис.11.4); А = В = 0101 (шаг 5) иА = В = 1111 (шаг 8) на выходе Y= компаратора формируются логические единицы. На втором шаге при A = B = 1010 выходной сигналY> = 1, так как на компаратор подан код 001 с предыдущей микросхемы, а на третьем шагевыходной сигналY< = 1, так как подан код 100. При равенстве четырёх младших разрядов (код 010) на четвёртом шаге Y> = 1, так как число A = 1110 больше  числа B = 1100, а на пятом  сигнал Y< = 1, так как число    

Рис. 11.4

A = 0101 меньше числа B = 0111, и т. д.

Задание 3. Скопировать на страницу отчёта диалоговое окно генератора XWG1 и окно анализатора XLA1 с временными диаграммами входных и выходных сигналов.

Руководствуясь таблицей истинности (см. табл. 11.1), дать пояснения  результатам сравнения двух бинарных чисел для всех записанных в ячейки памяти генератора XWG1 комбинаций бинарных последовательностей.

Содержание отчета

1. Наименование и цель работы.

2. Изображение электрической схемы для испытания цифрового компаратора.

3. Копии диалогового окна генератора слова XWG1 с записанными комбинациями двоичных последовательностей в его ячейки памяти и окно логического анализатора XLA1 с временными диаграммами входных и выходных сигналов исследуемого компаратора.

4. Выводы по работе.

318


 

А также другие работы, которые могут Вас заинтересовать

62028. Педагогический анализ урока физической культуры и здоровья 26.63 KB
  Развитие координации гибкости силы Подготовленность учителя к уроку Конспект урока:учебный материал соответствует задачам урока последовательность и дозировка упражнений соответствуют полу возрасту уровню физической подготовленности занимающихся; продуманны организационно-методические моменты урока: методы обучения воспитания и организации занимающихся.
62033. Белки 31.29 KB
  К какой группе волокон относится капроновое волокно Где применяется полиамидное волокно капрон Изучение нового материала Строение: Белки это высокомолекулярные природные полимеры построенные из остатков α-аминокислот.
62034. Пошив постельного белья 223.49 KB
  Тема нашего сегодняшнего урока Пошив постельного белья а если говорить точнее то обработка боковых срезов наволочки двойным швом. Учитель: А теперь девочки я предлагаю вам подойти к столу и внимательно рассмотреть готовые изделия ночная сорочка пижама пододеяльник наволочка простынь.