41851

Ознакомление с основными характеристиками и испытание интегральных триггеров RS, D, T и JK

Лабораторная работа

Информатика, кибернетика и программирование

При отсутствии входных сигналов состояние триггера не изменяется а в момент подачи сигнала R = 1 триггер переключается в состояние Q = 0 в котором пребывает до поступления нового единичного сигнала на Sвход. Функционирование Ттриггера определяется уравнением Он может быть реализован например на базе двух синхронных RSтриггеров рис. С появлением фронта тактового импульса триггер Т1 первой ступени переключается в состояние противоположное состоянию триггера Т2. Но это не вызывает изменение сигналов на выходах Q и так как за счёт...

Русский

2013-10-26

730.66 KB

14 чел.

Лабораторная работа 12

ТРИГГЕРЫ

ЦЕЛЬ РАБОТЫ

Ознакомление с основными характеристиками и испытание интегральных триггеров RS, D, T и JK.

ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

Триггер – это устройство последовательного типа с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется с низкого уровня на высокий или наоборот.

По способу записи информации триггеры делят на асинхронные, которые переключаются в момент подачи входного сигнала, и синхронные (тактируемые), которые переключаются только при подаче синхронизирующих импульсов, а момент переключения связан с определённым уровнем синхросигнала (статические триггеры) или с моментом перепада напряжения на тактируемом входе (динамические триггеры).

Как правило, триггер имеет два выхода: прямой Q и инверсный . Число входов зависит от структуры и функций, выполняемых триггером. Например, асинхронные RS-триггеры имеют два входа: вход S установки в единичное состояние прямого выхода Q и вход R установки в нулевое состояние выхода Q. Синхронные триггеры для занесения в них информации, помимо информационных входов S (J) и R (К), имеют синхронизирующий С или счётный Т вход, а триггеры задержки  информационный вход D.

Наибольшее распространение в цифровых устройствах получили триггеры RS, D, T и JK.

1. АСИНХРОННЫЙ И СИНХРОННЫЙ RS-ТРИГГЕРЫ

Простейшим триггером является асинхронный RS-триггер, условное графическое изображение которого представлено на рис. 12.1, а. Триггер имеет два раздельных информационных входа: R и S и два выхода: Q и . Независимым является один (прямой) выход Q, так как инверсный сигнал можно получить с помощью внешнего инвертора.

 S      S             Q

 R     R             

 

 

 

 S      S             Q

C

 R     R             

 

 

 

 Т

в

а)

t

t

t

t

 S

 R

 Q

 ТТ

б

Рис. 12.1

На рис. 12.1, в изображена временная диаграмма, иллюстрирующая его работу. В момент, когда подаётся сигнал S = 1, триггер переходит в состояние Q = 1. При отсутствии входных сигналов состояние триггера не изменяется, а в момент подачи сигнала R = 1 триггер переключается в состояние Q = 0, в котором пребывает до поступления нового единичного сигнала на S-вход.

Асинхронный RS-триггер можно преобразовать в синхронный, если добавить третий синхронизирующий вход С (рис. 12.1, б).

2. Т-ТРИГГЕР

Триггер со счетным запуском (Т-триггер) должен переключаться каждым импульсом, подаваемым на единственный счётный вход Т (рис. 12.2, а). Функционирование Т-триггера определяется уравнением

Он может быть реализован, например, на базе двух синхронных RS-триггеров (рис. 12.2, б). С появлением фронта тактового импульса триггер Т1 первой ступени переключается в состояние, противоположное состоянию триггера Т2. Но это не вызывает изменение сигналов на выходах Q и , так как за счёт инвертора на тактовый вход С триггера Т2 в данный момент подан логический 0. Только на срезе счетного импульса на входе Т1 переключится триггер Т2 и произойдёт изменение сигналов на выходах Q и , а также на S- и R-входах первой ступени.

Рис. 12.2

       S                  Q

        C

         R                

 

 

 

б)

а)

   S             

                                          R           

 

 

 

Т

Т

1

Т 

Т1                 Т2

        S           Q

  T             

 

 

 

Т

R            

C

3. D-ТРИГГЕР

Триггер задержки (D-триггер) может быть только синхронным, так как имеет один информационный D-вход, информация с которого переписывается на выход триггера только по тактовому сигналу, подаваемому на       С-вход. Условное изображение D-триггера приведено на рис. 12.3, а. Реализовать его можно на различных логических элементах, в том числе, на основе синхронного RS-триггера, дополненного инвертором (рис. 12.3, б).  

D     D             Q

 C     C             

 

 

 

 D

Т

 Q

 

б)

а)ф)

&

&

&

 &

C

t

t

t

t

в)

RS-триггер

 C

D

Q

1

tз

tз

Рис. 12.3

При отсутствии синхроимпульса (С = 0) состояние триггера остается неизменным. При условии же С = 1 триггер передает на выход сигнал, поступивший на его вход D в предыдущем такте, т. е. выходной сигнал Qt+1 изменяется с задержкой на один период импульсов синхронизации.

Из анализа временной диаграммы D-триггера (рис. 12.3, в) также следует, что выходной сигнал Q триггера повторяет состояние D-входа с поступлением очередного тактового импульса на вход С с задержкой tз относительно сменившегося логического состояния на D-входе.

4. JК-ТРИГГЕР

&

Т1                   

Э1

       Т а б л и ц а  12.3

 

 

0

0

0

0

1

0

0

1

0

1

0

0

1

1

0

1

0

0

1

1

1

0

1

1

0

1

1

0

1

1

1

0

  Jt      Kt       Qt    Qt+1        

       S                  Q

        C

         R   Т2           

 

 

а)

Т

Т

1

С

C

 J

К

&

Р

Э2

   S             

                                                   R           

 

 

 

JK-триггеры обычно выполняют тактируемыми. JK-триггер имеет информационные входы J и K, которые по своему воздействию на устройство аналогичны входам S и R синхронного RS-триггера: при J = 1 и K = 0 триггер по тактовому импульсу С устанавливается в состояние Q = 1; при J = 0 и K = 1  переключается в состояние Q = 0, а при J = 0 и K = 0  хранит ранее принятую информацию.

Рис. 12.4

В отличие от синхронного RS-триггера одновременное присутствие логических единиц на информационных входах не является для JK-триггера запрещенной комбинацией; при J = 1 и K = 1 триггер работает в счетном режиме, т. е. переключается каждым тактовым импульсом на входе С.

На рис. 12.4, а изображена одна из функциональных схем JK-триггера. Она отличается от схемы Т-триггера (см. рис. 12.2, б) двумя трёхвходовыми элементами И-НЕ Э1 и Э2 входной логики первой ступени JK-триггера.  Переключающий вход С  динамический (рис. 12.4, б): переключение JK-триггера происходит в момент перепада синхроимпульса с уровня С = 1 на уровень С = 0, т. е.  при срезе.

При J = 0 и K = 0 на выходе элементов Э1 и Э2 устанавливаются логические единицы, которые для триггеров с инверсными входами являются пассивными сигналами: триггер Т1 и, следовательно, JK-триггер в целом сохраняют прежнее состояние (см. рис. 12.4, а). Логическая 1 на одном из входов элемента И-НЕ не определяет 1 на его выходе и комбинация J = 1, K = 1 никак не влияет на входную логику первой ступени, поэтому  схемы Т- и JK-триггеров (см. рис. 12.2, б и рис. 12.4, а) принципиально не отличаются: оба работают в счетном режиме.

Только при комбинации сигналов J = 1, С = 1 и = 1 на входе элемента Э1 триггер Т1 переключится в состояние Р = 1. Аналогично логический 0 будет на выходе элемента Э2, когда К = 1, С = 1 и Q = 1.

Таким образом, комбинация J = 1, К = 0 обуславливает по тактовому импульсу С = 1 переключение JK-триггера в целом в состояние Q = 1, а комбинация J = 0, К = 1  в состояние Q = 0.

Из анализа табл. 12.3 переключательной функции JK-триггера

следует, что состояние триггера определяется не только уровнями сигналов на информационных входах J и К, но и состоянием Qt, в котором ранее находился JK-триггер. Так, при комбинации  J = 0, K = 0 триггер сохраняет предыдущее состояние (; комбинация J = 1, К = 1 приводит к тому, что тактовым импульсом триггер переключается в состояние, противоположное предыдущему: . Комбинации J = 1, К = 0 и J = 0, К = = 1 дают разрешение триггеру переключиться соответственно в состояния      Q = 1 и Q = 0.  

В интегральной схемотехнике наибольшее распространение получили D- и JK-триггеры.

УЧЕБНЫЕ ЗАДАНИЯ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ

К ИХ ВЫПОЛНЕНИЮ

Задание 1. Запустить 1 среду МS10. Открыть файл 32.5.ms10 или собрать на рабочем поле среды MS10 схему для испытания асинхронного RS-триггера (рис. 12.5) и установить в диалоговых окнах компонентов их параметры или режимы работы. Скопировать схему (рис. 12.5) на страницу отчёта.

Схема (рис. 12.5) собрана на четырёх логических элементах И-НЕ (NAND). На входы S и R элементов NAND1 и NAND2 через ключи 1 и 2 подаются логические сигналы 1 или 0 от источника прямоугольных импульсов Е1 с амплитудой 5 В. К выходам Q и элементов NAND3 и NAND4, т. е. к выходам триггера, как и к его входам S и R, подключены пробники Х1, Х2, Х3  и Х4 с пороговым напряжением 5 В.

Воспользовавшись порядком засвечивания разноцветных пробников и задавая коды (00, 01, 10) состояния ключей 1 и 2 (входных сигналов), составить таблицу истинности RS-триггера. Например, сформировав с помощью ключей сигналы S = 1 и R = 0 и подав их на вход триггера, получите на его выходе сигналы Q = 1 и = 0 (см. рис. 12.5). Убедитесь, что при запрещённом коде 11 входных сигналов, на выходе RS-триггера могут засветиться оба пробника, или оба не светятся.

Рис. 12.5

 

Задание 2. Открыть файл 32.7.ms101 или собрать на рабочем поле среды MS10 схему для испытания триггеров JK, Т и D (рис. 12.7) и установить в диалоговых окнах компонентов их параметры или режимы работы. Скопировать схему (рис. 12.7) на страницу отчёта.

Рис. 12.7

В схему (рис. 12.7) включены: генератор XWG1 (частота fг = 500 кГц); логический анализатор XLA1; триггеры в интегральном исполнении: универсальный JK, счётный Т и задержки D.

На - и -входы триггеров подаётся постоянное напряжение 5 В (имитирующее сигнал 1) источника VCC, а на 1С-входы триггеров и на вход 20 анализатора XLA1 поступают тактовые импульсы с амплитудой    5 В и частотой 500 кГц, сформированные генератором Е1.

С выходов 1 и 2 генератора XWG1 сигналы подаются на управляющие входы 1J и  JK-триггера, с выхода 3  на вход 1D Т-триггера, а с выхода 4  на вход 1D D-триггера.

Для формирования выходных сигналов генератор XWG1 нужно запрограммировать, т. е. ввести в ячейки памяти кодовые комбинации из единиц и нулей согласно варианту (табл. 12.4).

В качестве примера введём в первые восемь ячеек памяти генератора четырехразрядные кодовые комбинации (см. рис. 12.8, а):

0000, 0101, 1010, 1111, 1001, 1001, 1111, 1100.

При моделировании генератор последовательно и циклично выводит содержимое каждой ячейки памяти (от начальной до конечной) на выходы  1, 2, 3 и 4, формируя на них следующие коды сигналов: 01011110, 00110010, 01010011 и 00111111 (см. сигналы на каналах 1, 2, 3 и 4 логического анализатора XLA1 (рис. 12.8, б)). Перед моделированием выделите в окне генератора XWG1 ячейку с адресом 0 начала счёта и вывода сигналов.

Т а б л и ц а  12.4

Вариант

Содержимое ячеек памяти генератора слова XWG1

1, 6, 11, 16, 21, 26

0000, 1010, 1111, 1001, 1001, 1101, 1100, 0000

2, 7, 12, 17, 22, 27

0000, 1100, 1010, 1011, 1001, 1111, 1110, 0000

3, 8, 13, 18, 23, 28

0000, 1010, 1011, 1001, 1001, 1111, 1101, 0000

4, 9, 14, 19, 24, 29

0000, 1111, 1101, 1001, 1011, 1011, 1100, 0000

5, 10, 15, 20, 25, 30

0000, 1011, 1101, 1001, 1100, 1111, 1010, 0000

Рис. 12.8

 а)

б)

Провести моделирование работы триггеров в режимах Step или Burst генератора XWG1, скопировать в отчёт временные диаграммы, составить и заполнить таблицы истинности работы триггеров JK, T и D при заданном в табл. 12.4 варианте входных кодовых комбинаций. В частности, описать состояния JK-триггера с приходом тактового сигнала C = 1, когда сигналы J = 1 и К = 1, а Q = 0 или Q = 1.

Примечание. Таблицы истинности для рассмотренных библиотечных  триггеров можно вызвать нажатием клавиши помощи F1 после выделения на схеме триггера.

 СОДЕРЖАНИЕ ОТЧЁТА

1. Наименование и цель работы.

2. Перечень приборов, использованных в экспериментах, с их краткими характеристиками.

3. Изображения электрических схем для испытания триггеров RS, JK, T и D с помощью логических пробников и логического анализатора XLA1.

4. Копии временных диаграмм и таблицы истинности, отображающие работу исследуемых триггеров.

5. Выводы по работе.

324


 

А также другие работы, которые могут Вас заинтересовать

10639. Любовь (привязанность, дружба, эрос, милосердие) как нравственная и религиозная ценность 47.5 KB
  Любовь привязанность дружба эрос милосердие как нравственная и религиозная ценность Для того кто любит любовь является наивысшей ценностью определяющей всю жизненную стратегию. Огромной ролью любви в жизни человека можно объяснить то почему она довольно рано с...
10640. Цифровые элементы в информационно-управляющих системах 393 KB
  Цифровые элементы в информационноуправляющих системах Рассмотрев систему управления можно отметить следующее: объект управления характеризуется изменением энергетических и материальных потоков и соответственно изменением параметров или координат во вре
10641. Последовательностные схемы или дискретные автоматы с памятью 279 KB
  Последовательностные схемы или дискретные автоматы с памятью Сигнал на выходе автомата с памятью в дальнейшем автомата в каждый момент времени определяется не только комбинацией входных сигналов в данный момент времени но и состоянием самого автомата в этот мом
10642. Дефекты, ошибки и риски в жизненном цикле программных средств 554 KB
  Дефекты ошибки и риски в жизненном цикле программных средств 1. Общие особенности дефектов ошибок и рисков в сложных программных средствах 2. Причины и свойства дефектов ошибок и модификаций в сложных программных средствах 3. Риски в жизненном цикле сложных пр...
10643. Технология программирования. Основные понятия и подходы 585.5 KB
  Технология программирования. Основные понятия и подходы Технология программирования и основные этапы ее развития Жизненный цикл и этапы разработки программного обеспечения ВВЕДЕНИЕ Программирование сравнительно молодая и быстро развивающаяся...
10644. Приемы обеспечения технологичности программных продуктов 295 KB
  Приемы обеспечения технологичности программных продуктов Понятие технологичности программного обеспечения. Модули и их свойства. Нисходящая и восходящая разработка программного обеспечения. ВВЕДЕНИЕ В условиях индуст...
10645. Обеспечения технологичности программных продуктов 617 KB
  Тема: Обеспечения технологичности программных продуктов 1.Структурное и неструктурное программирование. Средства описания структурных алгоритмов. Стиль оформления программы. 2. Эффективность и технологичность. 3. Программирование
10646. Тестирование программных продуктов 1.29 MB
  Тестирование программных продуктов Виды контроля качества разрабатываемого программного обеспечения Ручной контроль программного обеспечения Структурное тестирование Функциональное тестирование Тестирования модулей и к...
10647. Обеспечение функциональности и надежности программного средства 83.5 KB
  Обеспечение функциональности и надежности программного средства 1. Примитивы качества программных средств. 2. Защитное программирование. В спецификации качества ПС могут быть дополнительные характеристики критериев качества обеспечен...