41852

Ознакомление с устройством и функционированием регистров и регистровой памяти; испытание интегрального универсального регистра сдвига

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Если выводы последнего триггера сдвигающего регистра соединить с входами первого то получится кольцевой регистр сдвига называемый кольцевым счётчиком. Синтез регистра сводится к выбору типа триггеров и логических элементов И НЕ ИЛИ для реализации заданных операций.2 1 х1 х2 хп Т R S 1 Т R S 1 Рассмотрим работу параллельного регистра на RSтриггерах рис.

Русский

2013-10-26

327.33 KB

18 чел.

Лабораторная работа 13

РЕГИСТРЫ

ЦЕЛЬ РАБОТЫ

Ознакомление с устройством и функционированием регистров и регистровой памяти; испытание интегрального универсального регистра сдвига.

ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

Регистр это последовательное устройство,предназначенное для записи, хранения и (или) сдвига информации, которая поступает и хранится в регистре в виде п-разрядных двоичных чисел. В общем случае регистр может выдавать информацию в последовательной или параллельной форме, преобразовывать прямой код числа в обратный (когда единицы заменяются нулями, а нули  единицами), и наоборот, а также выполнять логическое сложение и логическое умножение двоичных чисел.

В зависимости от способа ввода и вывода разрядов числа различают регистры параллельные, последовательные и параллельно-последовательные.

Регистр, в котором можно осуществить сдвиг числа, называют сдвигающим (сдвиговым), причем сдвиг может быть или в одну сторону (в сторону младшего разряда прямой (правый) сдвиг, или в сторону старшего разряда – обратный (левый) сдвиг, или в обе стороны (реверсивный сдвигающий регистр). В этом смысле последовательный и параллельно-последовательный регистры относят к сдвиговым.

Если выводы последнего триггера сдвигающего регистра соединить с входами первого, то получится кольцевой регистр сдвига, называемый кольцевым счётчиком. Его коэффициент пересчёта  равен числу разрядов п: единица, записанная в один из разрядов, периодически появляется на выходе счётчика после того, как пройдут п сдвигающих синхроимпульсов.

2. ПАРАЛЛЕЛЬНЫЙ РЕГИСТР НА RS-ТРИГГЕРАХ

Любой регистр состоит из связанных между собой триггеров с динамическим или статическим управлением и логических элементов, причем количество триггеров равно количеству разрядов в записываемом числе. Синтез регистра сводится к выбору типа триггеров и логических элементов И, НЕ, ИЛИ для реализации заданных операций.

&

х1

х2

Т

R

   "П"

  "Вобр"

   "0"

уп

y1

y2

пр"

хп

S

Рис. 13.2

1

х1

х2

хп

&

&

&

Т

R

S

1

&

&

&

Т

R

S

1

&

&

Рассмотрим работу параллельного регистра на RS-триггерах (рис. 13.2). Ввод (запись) числа осуществляется в два такта. Во избежание ошибочной записи числáх1х2хп в первом такте все триггеры регистра обнуляются. Для этого на шину "0" подается логический 0. Во втором такте по сигналу 1 на шине "П" ("Приём") через конъюнкторы одновременно записывается в соответствующие разряды регистра двоичное число х1х2хп. Вывод (считывание) числа у1у2уп в прямом коде происходит по сигналу 1 на шине  "Впр", а в обратном  по сигналу 1 на шине  "Вобр".

WА

Рис. 13.3

DIN

WE

DCW

1

2

Е

RA

RE

MS

D3

D2

D1

D0

a0

a1

E

DOUТ

RG0

R

C

D

RG1

R

C

D

RG2

R

C

D

RG3

R

C

D

Объединив в одной микросхеме несколько регистров и добавив на входе дешифратор DCW, а на выходе мультиплексор MS, получают регистровую (сверхоперативную) память (рис. 13.3). Входы Di четырёх или восьми регистров, как правило, 4-разрядных, подключают к общей входной шине данных DIN. Вход загрузки требуемого регистра выбирается дешифратором записи DCW на основании поступающего на его вход адреса записи WA, т. е. кода номера загружаемого регистра. Запись данных, присутствующих на шине DIN, происходит в момент поступления сигнала разрешения записи WE.

Выходы регистров мультиплексором MS подключаются к выходной шине DOUT. Номер регистра, с которого происходит чтение, определяется посредством кода адреса чтения RA. Разрешение выдачи данных в шину DOUT происходит  по сигналу RE. Поскольку дешифрация адреса записи и адреса чтения производится двумя независимыми узлами, имеющими автономные адресные входы WA и RA, в регистровую память можно одновременно записывать бинарное число в один из регистров и считывать число из другого.

УЧЕБНЫЕ ЗАДАНИЯ

Запустить среду МS10. Открыть файл 33.4.ms10 или собрать на рабочем поле среды MS10 схему для испытания универсального регистра сдвига (рис. 3.4) и установить в диалоговых окнах компонентов их параметры или режимы работы. Ско

Рис. 13.4

пироватьсхему (рис. 3.4) на страницу отчёта.

Универсальный 4-разрядныйрегистр сдвига 74НС194N_4V (отечественные аналоги-микросхемы К230ИР2, КМ155ИР1, К176ИР3) способен сдвигать информацию и вправо, и влево, возможна как параллельная, так и последовательная запись данных. Регистр имеет параллельные входы (А, В, С, D), параллельные выходы (QA, QB, QC, QD), последовательные входы (SR, SL), цепь прямой очистки регистра по входу и управляющие входы (S0 и S1) – входы задания режима:

S0 = 1, S1 = 1 – запись данных в регистр по входамА, В, С, D;

S0 = 1, S1 = 0 – сдвиг данных влево в направлении от QА к QD;

S0 = 0, S1 = 1 – сдвиг данных вправо в направлении от QD кQА;

S0 = 0, S1 = 0 – входы регистра недоступны (блокировка).

Задание 1. .( для четных вариантов) Составить план исследования параллельного регистра сдвига, заполнив ячейки памяти генератора слова XWG1 на основе правил функционирования регистра 74НС194_4V, отражённых в табл. 13.1.

Т а б л и ц а  13.1

Входы

Выходы

Сброс

Старт

Режим

Послед.вход

Параллельный вход

S0

S1

SR

SL

А

В

C

D

QA

QB

QC

QD

0

х

х

х

х

х

х

х

х

х

0

0

0

0

1

0

х

х

х

х

х

х

х

х

QА0

QВ0

QС0

QD0

1

1

1

х

х

А

В

C

D

А

В

C

D

1

1

0

1

х

х

х

х

х

1

QАп

QВп

QСп

1

1

0

0

x

х

х

х

х

0

QАп

QВп

QСп

1

0

1

х

1

х

х

х

х

QВп

QСп

QDп

1

1

0

1

x

0

х

х

х

х

QВп

QСп

QDп

0

1

х

0

0

х

х

х

х

х

х

QА0

QВ0

QС0

QD0

Примечание. 0 – низкий уровень; 1 – высокий уровень; х – любое состояние; - положительный перепад (с низкого уровня на высокий); QА0, QB0, QС0, QD0 – стационарные уровни А, В, С, D до установки указанных состояний на входах; QАп, QВп, QСп, QDп – соответственно уровниА, В, С, D перед началом прохождения фронта самого последнего тактового импульса.

Запустить программу моделирования параллельного регистра, скопировать в отчёт программу (см. рис. 13,5) и временные диаграммы сигналов на входах и выходах регистра (см. рис. 13.6).

Ввод (запись) и вывод (считывание) информации производится параллельным кодом. Ввод обеспечивается тактовым импульсом, с приходом очередного тактового импульса записанная информация обновляется. Считывание информации происходит в прямом коде в интервале между синхроимпульсами, когда триггеры находятся в режиме хранения.

Руководствуясь схемой соединения генератораXWG1 с регистром (см. рис. 13.4), при записи чисел в ячейки памяти генератора в младший разряд 9-разрядных чисел нужно заносить значение сигнала : логический 0 для очистки регистра или логическая 1  разрешение записи числа, сдвига данных и др.; в следующие два разряда – значения (1 или 0) сигналов S0 и S1, определяющих режим работы регистра; в два следующих  вводить значения сигналов SR и SL, определяющих направление сдвига записанной информации в направлении от QА к QB, QC, а затем к QD после каждого положительного перепада импульса на тактовом входе или наоборот от QD к QА. В старшие разряды нужно занести произвольные (или по указанию преподавателя) значения 4-разрядных чисел DCBA, которые передаются на соответствующие выходы.

В качестве примерана рис. 13.5приведеназапись 9-разрядных кодовых комбинацийв 15 ячеек памяти генератора XWG1, а на рис. 33.6 – реализация программы моделирования параллельного регистра в виде временных диаграмм сигналов (выводимых в окне анализатора XLA1) на его входах и выходах при шаговом (Step) режиме работы генератора XWG1.

Рис. 13.5

На первом шаге (первом такте работы генератора и регистра) при подаче  сигнала = 0 (см. первую строку табл. 13.1 и рис. 13.6), на всех входах и выходах регистра установились нулевые значения. На втором шаге при = 1, SR = 0, SL = 0 (разрешение записи числа в регистр), S0 = 1 и S1 = 1 (запрещение сдвига данных во время синхронной параллельной записи числа в регистр, см. третью строку табл. 13.1) происходит загрузка 4-разрядного двоичного числа DСВА = 0001 в регистр.

При задании направления сдвига данных влево (S0 = 1 и S1 = 0, такт или шаг 3) сигнал 0001 выводится на выходы:  QD = 0, QC= 0, QB = 0 и QA= 1. С приходом очередного тактового импульса (шаги 4, 5 и 6) происходит перезапись (сдвиг) содержимого триггера каждого разряда в соседний разряд (от разрядаА к разряду D) без изменения порядка следования единиц и нулей. По окончании шестого тактового импульса на выходе устанавливается число 1000 (см. рис. 13.6). Если выполнить ещё один шаг при S0 = 1 и S1 = 0, то занесенная в регистр информация будет полностью из него выведена. Если при работе регистра в режиме сдвига влево (см. шаги 3, …, 6 на рис. 13.6) в ячейки памяти генератора внести SL= 1, то сигнал 1 будет формироваться на выходе QA и сдвигаться влево от QA к QD при каждом тактовом импульсе. В результате, после шестого импульса на выходе, ус

Рис. 13.6

тановится сигнал 1111.

Режим блокировки реализуется при подаче на оба управляющих входа сигналов низкого уровня, т. е. S0 = S1 = 0 при = 1 (см. шаг 7 и шаг 11 на рис. 13.6). В режиме блокировки данные в регистре не сдвигаются ни вправо, ни влево, а остаются на своих прежних позициях. При установке сигналов S0 = 0 и S1 = 1 с приходом 8, 9 и 10 тактовых импульсов происходит сдвиг сигнала 1000 вправо и его полный вывод из регистра. Если при работе регистра в режиме сдвига вправо (см. шаги 8, …, 10, на рис. 13,6) в ячейки памяти генератора внести  SR= 1, то сигнал 1 будет формироваться на выходе QD и сдвигаться вправо от QD к QA при каждом тактовом импульсе. И, как следствие, после десятого импульса на выходе установится сигнал 1111.

При установке S0 = S1 = 0 с приходом 11-го импульса происходит блокировка выходов, на следующем шаге выполняется параллельная запись числа DCBA = 1010 в регистр, далее сдвиг данных влево и т. д.

Задание 2. ( для нечетных вариантов) Открыть файл 33.7.ms10 или собрать на рабочем поле среды MS10 схему для испытания последовательного регистра сдвига (рис. 13.7) и установить в диалоговых окнах компонентов их параметры или режимы работы. Скопировать схему (рис. 13.7) в отчёт.

Рис. 13.7

Рис. 13.8

Чтобы микросхема 74HC194N_4Vработала в качестве  последовательного регистра сдвига влево, нужно подать на управляющий вход S0 высокий уровень напряжения, а на вход S1 – низкий уровень, т. е. установитьS0 = 1 и S1 = 0, и подавать в последовательной форме на вход SR данные, например, 1, 0, 1 и 0, которые записываются в разрядАи передаются на выход QA (рис. 13.8).  Регистр последовательно сдвигает влево эти сигналы от QA к QD, на выходе QDони теряются (см. шаги 3, …, 9 на рис. 13.8).

При установке S1 = 0 и S1 = 1 и подаче на вход SL данных в последовательной форме, например, 1, 0, 0 и 1, которые записываются в разряд D (и передаются на выход QD), микросхема работает в режиме последовательного регистра сдвига вправо (без кольцевого перемещения данных): сигналы 1, 0, 0 и 1 сдвигаются по направлению к разрядуА, на выходе QA они теряются (см. шаги 3, …, 9, рис. 13.9).

Составить план исследования последовательного регистра 74НС194_4V, заполнив ячейки памяти генератора XWG1произвольными (или по заданию преподавателя) 4-разрядными кодовыми комбинациями, вводимыми последовательно сперва в регистр А, а затем в регистрD.

Рис.13.9

Запустить программу моделирования последовательного регистра, скопировать в отчёт временные диаграммы сигналов на входах и выходах регистра при сдвиге данных влево (см. рис. 13.8) и вправо (см. рис. 13.9).

СОДЕРЖАНИЕ ОТЧЁТА

1. Наименование и цель работы.

2. Перечень приборов, использованных в экспериментах, с их краткими характеристиками.

3. Изображения электрических схем для испытания параллельного и последовательного регистров.

4. Копии временных диаграмм, отображающих работу исследуемых регистров.

5. Выводы по работе.

334


 

А также другие работы, которые могут Вас заинтересовать

20359. СУММИРОВАНИЕ МОЩНОСТЕЙ СИГНАЛОВ СВЧ ГЕНЕРАТОРОВ 95.5 KB
  СУММИРОВАНИЕ МОЩНОСТЕЙ СИГНАЛОВ СВЧ ГЕНЕРАТОРОВ 18. Способы суммирования мощностей сигналов 18. Суммирование мощностей сигналов с помощью многополюсной схемы 18. Суммирование мощностей сигналов с помощью ФАР 18.
20360. АМПЛИТУДНАЯ МОДУЛЯЦИЯ 94.5 KB
  Виды модуляции 19. Виды модуляции Модуляцией называется процесс управления одним или несколькими параметрами колебаний высокой частоты в соответствии с законом передаваемого сообщения. Классифицировать методы модуляции можно по трем признакам в зависимости: – от управляемого параметра высокочастотного сигнала: амплитудная AM частотная ЧМ и фазовая ФМ; – числа ступеней модуляции: одно двух трехступенчатая; – вида передаваемого сообщения – аналогового цифрового или импульсного непрерывная со скачкообразным изменением...
20361. Однополосная АМПЛИТУДНАЯ МОДУЛЯЦИЯ 54 KB
  Нелинейные искажения сигнала при амплитудной модуляции. Структура ОБП сигнала 20. Усиление ОБП сигнала в двухканалыюм усилителе 20. Формирование ОБП сигнала 20.
20362. ЧАСТОТНАЯ И ФАЗОВАЯ МОДУЛЯЦИЯ 111 KB
  Спектр сигнала при частотной и фазовой модуляции. Основные определения Поскольку мгновенная частота t с фазой t сигнала связана соотношением: 21. При частотной модуляции ЧМ мгновенная частота сигнала изменяется по закону модулирующего сигнала при фазовой ФМ фаза.7 следует что при частоте модулирующего сигнала =const отличить ЧМ от ФМ не представляется возможным.
20363. ЧАСТОТНАЯ И ФАЗОВАЯ МОДУЛЯЦИЯ дискретных сообщений 63.5 KB
  Частотная и фазовая модуляция дискретных сообщений При передаче дискретной в том числе цифровой кодированной информации комбинации двоичных сигналов состоящей из логических 1 и 0 модуляцию называют манипуляцией сигнала а устройство реализующее данный процесс как модулятором так и манипулятором. Три названных способа манипуляции ВЧ сигнала имеют разный уровень помехоустойчивости определяемой как вероятность ошибки принятого символа на выходе приемника от соотношения мощностей полезного сигнала и белого шума на входе демодулятора.1...
20364. ИМПУЛЬСНАЯ МОДУЛЯЦИЯ 116.5 KB
  Излучаемый РПДУ сигнал модулированный последовательностью прямоугольных импульсов показан на рис. Рис. При периодической последовательности прямоугольных импульсов рис.l где Е амплитуда импульса рис.
20365. ОБЩИЕ ПРИНЦИПЫ ГЕНЕРИРОВАНИЯ И УСИЛЕНИЯ ВЧ И СВЧ КОЛЕБАНИЙ 209 KB
  ОБЩИЕ ПРИНЦИПЫ ГЕНЕРИРОВАНИЯ И УСИЛЕНИЯ ВЧ И СВЧ КОЛЕБАНИЙ Классификация и физический механизм работы ВЧ и СВЧ генераторов Генератор на электровакуумном приборе Генератор на биполярном транзисторе Генератор на полевом транзисторе Генератор на диоде Клистронный генератор Генератор на лампе бегущей волны Время взаимодействия носителей заряда с электромагнитным полем Принципы синхронизма и фазировки носителей заряда с электромагнитным полем Мощность взаимодействия носителей заряда с электромагнитным полем 3. В основе работы всех типов...
20366. ЭЛЕКТРИЧЕСКИЕ ЦЕПИ ВЧ ГВВ 136 KB
  ЭЛЕКТРИЧЕСКИЕ ЦЕПИ ВЧ ГВВ 10. Согласующие цепи в узкополосных ВЧ транзисторных генераторах 10. Согласующие цепи в широкополосных ВЧ генераторах 10. Обобщенная схема ГВВ Назначение входной цепи состоит в согласовании входного сопротивления транзистора Zвх с источником возбуждения.
20367. ЭЛЕКТРИЧЕСКИЕ ЦЕПИ широкополосных генераторов 63 KB
  Согласующие электрические цепи в широкополосных ВЧ генераторах 11. Согласующие электрические цепи в широкополосных ВЧ генераторах Предельная возможность согласования генератора с нагрузкой в полосе частот. На одной частоте можно произвести оптимальное согласование генератора с нагрузкой при любых параметрах последней выполнив условие 5. при создании широкополосного генератора.