42168

Тригери. Опис тригерів на мові VHDL

Лабораторная работа

Информатика, кибернетика и программирование

Хід роботи Отримати у викладача завдання на лабораторну роботу відповідно до номера свого варіанту.3 – Примітиви тригерів які використовуються пакетом Qurtus II № варіанта dff jkffe Виписати з довідника параметри мікросхем які використовувались при створенні схеми таблиці дійсності та часові діаграми роботи тригерів. Допуском до виконання лабораторної роботи є розроблена електрична принципова схема та часові діаграми її роботи побудовані з врахуванням затримок. При побудові часових діаграм проглянути всі режими роботи схеми.

Украинкский

2013-10-27

225.5 KB

4 чел.

5 Лабораторна робота № 5

Тригери

Мета: Вивчити часові діаграми та схемотехніку тригерів різних типів, навчитися описувати тригери на мові VHDL.

Хід роботи

  1.  Отримати у викладача завдання на лабораторну роботу відповідно до номера свого варіанту.

Таблиця 5.1 – Простійший RS-тригер

№ варіанта

Тип RS-тригера

Мікросхеми для реалізації

  1.  

Синхронний

НЕ, 2И-НЕ

Таблиця 5.2

№ варіанта

JK

D

  1.  

155ТВ1

155ТМ2

Таблиця 5.3 – Примітиви тригерів, які використовуються пакетом Quartus II

№ варіанта

  1.  

dff

jkffe

  1.  Виписати з довідника параметри мікросхем, які використовувались при створенні схеми, таблиці дійсності та часові діаграми роботи тригерів. Синтезувати схему простійшого RS-тригера відповідно до варіанта завдання.
  2.  Зібрати схеми тригерів, вказаних викладачем.
  3.  Виписати таблицю дійсності тригера, який використовується пакетом Quartus II.
  4.  Допуском до виконання лабораторної роботи є розроблена електрична принципова схема та часові діаграми її роботи, побудовані з врахуванням затримок. При побудові часових діаграм проглянути всі режими роботи схеми.
  5.  Створити проект, в якому зібрати схему, видану викладачем. Входи схеми підключити до мікроперемикача, а виходи – до світлодіоду.
  6.  Побудувати часові діаграми роботи проекту. Порівняти з отриманими при виконанні домашнього завдання.
  7.  Написати на мові VHDL програму, яка буде описувати заданий тригер. Завдання наведені в таблиці 5.4.
  8.  Провести симуляцію роботи тригера, де показати всі режими роботи.

Таблиця 5.4 – Варіанти завдань тригерів

Номер варіанта

Тип тригера

Керуючий сигнал

Активні рівні

  1.  

JK

H

H

  1.  Написати на мові VHDL програму, яка буде описувати триггер, який визначено таблицею 5.2.
  2.  Провести симуляцію роботи тригера, де показати всі режими роботи.

Виконання

1. Отримали завдання у викладача.

2. Випишемо з довідника параметри мікросхем та таблиці істиності тригерів.

Таблиця 5.5 – Таблиця істиності тригера 155ТВ1

J

K

Qt

Qt+1

0

0

0

0

0

1

0

0

1

0

0

1

1

1

0

1

0

0

1

1

0

1

1

0

1

0

1

1

1

1

1

0

Таблиця 5.6 – Таблиця істиності тригера 155ТМ2

Таблиця 5. – Параметри мікросхеми 155ТМ2

Таблиця 5.7б - Параметри 155ТВ1

3. Синтезуємо схему RS-тригера та отримаємо часові діаграми роботи.

Рисунок 5.1 – Схема RS-тригера

Рисунок 5.2 – Діаграми роботи RS-тригера

5. Таблиці істиності тригерів

Рисунок 5.3 – Таблиця істиності тригера dff

Рисунок 5.4 – Таблиця істиності тригера jkffe

9. Напишемо на мові VHDL програму, яка буде описувати заданий тригер. Завдання наведені в таблиці 5.4.

library ieee;

use ieee.std_logic_1164.all;

entity JK is

port (clock:in std_logic;

J, K: in std_logic;

reset: in std_logic;

Q: out std_logic);

end JK;

architecture GO of JK is

   signal state: std_logic;

   signal input: std_logic_vector(1 downto 0);

begin

   input <= J & K;  

   p: process(clock, reset) is

   begin

if (reset='0') then

    state <= '0';

elsif (rising_edge(clock)) then

    case (input) is

 when "11" =>

     state <= not state;

 when "10" =>

     state <= '1';

 when "01" =>

     state <= '0';

 when others =>

     null;

 end case;

end if;

   end process;

   Q <= state; end GO;

  1.  Проведемо симуляцію роботи тригера, де показажемо всі режими роботи.

Рисунок 5.5 – Діаграми роботи JK-тригера

11. Напишемо на мові VHDL програми, які будуть описувати триггери, які визначено таблицею 5.2.

library ieee;

use ieee.std_logic_1164.all;

entity TB1 is

port (clock:in std_logic;

J, K: in std_logic;

reset: in std_logic;

Q: out std_logic);

end TB1;

architecture GO of TB1 is

   signal state: std_logic;

   signal input: std_logic_vector(1 downto 0);

begin

   input <= J & K;  

   p: process(clock, reset) is

   begin

if (reset='1') then

    state <= '0';

elsif (rising_edge(clock)) then

    case (input) is

 when "11" =>

     state <= not state;

 when "10" =>

     state <= '1';

 when "01" =>

     state <= '0';

 when others =>

     null;

 end case;

end if;

   end process;

   Q <= state;

end GO;

ENTITY TM2 IS

PORT (

 s:  IN STD_LOGIC;

 r:  IN STD_LOGIC;

 d:  IN STD_LOGIC;

 clk:  IN STD_LOGIC;

 q:  OUT  STD_LOGIC);

END TM2 ;

ARCHITECTURE GO OF TM2 IS

BEGIN

PROCESS (r, s, clk)

BEGIN

 IF s= '0' THEN  q<= '1'; else

  IF r= '0' THEN  q<= '0'; else

   IF (r= '1' and s= '1') THEN

    IF (clk'EVENT AND clk= '1') THEN  q<= d;   END IF; END IF; END IF; END IF; END PROCESS; END GO;

12. Проведемо симуляцію роботи тригерів, де показажемо всі режими роботи.

Рисунок 5.6 – Діаграми роботи тригера ТВ1

Рисунок 5.7 – Діаграми роботи тригера ТM9

Висновок

При виконанні даної лабораторної роботи були вивчені діаграми роботи та схемотехніка різних тригерів. Також навчилися описувати тригери на мові VHDL.

В результаті були описані тригери 155ТВ1, 155ТМ2 та   JK-тригер з високим керуючим та одиничним активним рівнем.

Була синтезована схема простішого асинхронного RS-тригера на єлементах 2И-НЕ та отримані часові діаграми роботи.


 

А также другие работы, которые могут Вас заинтересовать

55847. Минералы и горные породы 31.5 KB
  Анализ целеполагания Анализ структуры урока Анализ содержания учебного материала Анализ деятельности учителя на уроке. Задачи урока реальны для выполнения.
55850. Самоосвіта – одна із акмеологічних умов професійного росту вчителя 51.5 KB
  Самоосвіта вчителя є необхідною умовою професійної діяльності педагога. Не секрет що багато батьків приводячи дитину до школи просяться в клас до конкретного вчителя предметника або класного керівника.
55851. Методичний супровід формування та розвитку компетентності педагога шляхом самоосвіти 657 KB
  Одним з найбільш ефективних засобів підвищення професійної компетентності педагога вбачаємо у самоосвітній діяльності. Самоосвіта педагога - свідома діяльність з удосконалення своєї особистості як фахівця...
55852. Классный час на тему: Самооценка 45.5 KB
  Обсуждение с учащимися основных понятий Как Вы думаете что такое самооценка Учащиеся дают свои ответы Какие виды самооценки вы знаете Самооценка -– оценка человеком собственных качеств достоинств и недостатков.
55853. Відомості із синтаксису і пунктуації 237.5 KB
  3 З досвіду роботи 4 Фотофрагменти уроків 14 Серія уроків з української мови в 5му класі за темою: Відомості із синтаксису і пунктуації. 70 Анотація Матеріали розкривають методи і прийоми роботи над науково – методичною проблемою:Самореалізація особистості учня у процесі вивчення української мови. За ці роки працювала вихователем групи продовженого дня учителем початкових класів а з 1997 року учителем української мови та літератури. Тому працюючи учителем української мови я обрала для...
55854. Дистанційне навчання як інструмент для розвитку та самовдосконалення особистості сучасного вчителя 175.5 KB
  Якісно новими характеристиками таких освітніх інформаційно-комунікаційних мережевих систем є: орієнтація на потреби професійної діяльності педагога серед яких пріоритетною є потреба у безперервному самовдосконаленні та самореалізації...