42169

Регістри. Принципи побудови та часові діаграми регістрів

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Допуском на лабораторну роботу є виписані часові діаграми регістра вказаного в стовбці Тип регістра таблиці 6.1 а також схема та часові діаграми роботи трьох розрядного регістра тип якого вказаний в таблиці 6. Зібрати в пакеті Qurtus II схему перевірки стандартного регістра тип якого вказаний в стовбці Аналог таблиці 6. Побудувати часові діаграми для перевірки регістра і порівняти їх з діаграмами виписаними в п.

Украинкский

2013-10-27

133.5 KB

1 чел.

Лабораторна робота № 6

Регістри

Мета: Вивчення принципів побудови та часових діаграм регістрів, побудованих по різним схемам

Хід роботи

  1.  Отримати у викладача завдання на лабораторну роботу відповідно до номеру свого варіанта.
  2.  Допуском на лабораторну роботу є виписані часові діаграми регістра, вказаного в стовбці «Тип регістра» таблиці 6.1, а також схема та часові діаграми роботи трьох розрядного регістра, тип якого вказаний в таблиці 6.2.
  3.  Зібрати в пакеті Quartus II схему перевірки стандартного регістра, тип якого вказаний в стовбці «Аналог» таблиці 6.1. Побудувати часові діаграми для перевірки регістра і  порівняти їх з діаграмами, виписаними в п.2.

Таблиця 6.1 – Інтегральний регістр

№ варіанта

Тип регістра

Аналог

  1.  

555ИР8

74164

  1.  Зібрати в пакеті Quartus II схему трьох розрядного регістра, тип якого приведений в стовбці «Тип регістра» таблиці 6.2. Побудувати часові діаграми для перевірки регістра.
  2.  

Таблица 6.2 – Регістр для синтеза

№ варіанта

Тип регістра

Управляючі сигнали

  1.  

Паралельно-параллельний

Скидання

  1.  Створити проект, в якому зібрати схеми, відповідно до варіанта, виданого викладачем. Управляючі входи регістрів підключити до мікроперемикача, на тактовий вхід подати частоту менше 1 Гц, отриману за допомогою дільника, виходи підключити до світлодіодів.
  2.  Написати програму, яка буде описувати заданий регістр. Завдання наведені в таблиці 6.3.
  3.  Провести симуляцію роботи регістра, де показати всі режими роботи.

Таблиця 6.3 – Варіанти завдань регістрів

Варіант

Розрядність

Тип

Керуючий сигнал

Рівень

  1.  

3

Паралельно-паралельний

Скидання

H

Виконання

3. Зберемо схему перевірки стандартного регістра та побудуємо часові діаграми роботи.

Рисунок 6.4 – Схема перевірки регістра

Рисунок 6.5 – Діаграми роботи перевірочного регістра

4. Зберемо схему трьох-розрядного регістра та побудуємо часові діаграми роботи.

Рисунок 6.1 – Схема паралельного трьох-розрядного регістра

Рисунок 6.2 – Діаграми роботи трьох-розрядного регістра

7. Напишемо програму, яка буде реалізовувати заданий регістр (табл. 6.3).

ENTITY pro IS

PORT (d : IN BIT_VECTOR (2 downto 0);

 clk :  IN BIT;

 clrn : IN BIT;

 Q: OUT  BIT_VECTOR (2 downto 0));

END pro;

ARCHITECTURE a OF pro IS

BEGIN

PROCESS (clk, clrn)

BEGIN

IF clrn = '1' THEN  q <= "000";

ELSIF (clk'EVENT AND clk = '0')

  THEN q<= d; END IF;

END PROCESS;

END a;

8. Проведемо симуляцію регістра.

Рисунок 6.3 – Діаграми роботи регістра

Висновок

Виконавши дану лабораторну роботу були вивчені принципи побудови регістрів, побудованих по різним схемам, та їх часових діаграм.

В результаті було створено трьох-розрядний паралельно-паралельний регістр з входом скидання та побудовані часові діаграми його роботи. Подібний регістр було написано на мові VHDL та проведена симуляція.

Також була перевірена робота інтегрального регістра у відповідності з завданням та виписані (створені) часові діаграми роботи вітчизняного аналога даного регістру.