ID: 42432

Название работы: Проектирование СOP

Категория: Лабораторная работа

Предметная область: Коммуникация, связь, радиоэлектроника и цифровые приборы

Описание: В таком случае, COP должен содержать набор логических элементов И-ИЛИ, DC кодов ОР и CTR тактов. Далее выходы И собираются на ИЛИ в соотвествии с формулами для управляющих сигналов. Предполагается, что произведения T2 JC и T2 JC Cc формируются в 2 этапа: 1) в схеме получают сигнал T2 JC. 2) после опроса СС формируют сигналы T2 JC и T2 JC CС.

Язык: Русский

Дата добавления: 2013-10-29

Размер файла: 423.5 KB

Работу скачали: 2 чел.

НАЦИОНАЛЬНЫЙ ТЕХНОЛОГИЧЕСКИЙ УНИВЕРСИТЕТ УКРАИНЫ

"КИЕВСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ"

ФАКУЛЬТЕТ ИНФОРМАТИКИ И ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

Кафедра вычислительной техники

РАСЧЁТНО-ГРАФИЧЕСКАЯ РАБОТА

с дисциплины "Компьютерная схемотехника"

Выполнил: Воробйов Виталий Виталийович

Група ИВ-83,  Факультет ИВТ,
Зачётная книжка  №  8322

Допущен к защите__________________

Номер технического задание  8322

_______________________  

                                                                                          (подпись руководителя)    

Киев – 2010 р.

Лабораторная работа №7

по курсу:

«Компьютерная схемотехника»

тема: «Проектирование СOP»

Выполнил: студент группы ИВ-83

НТУУ «КПИ» ФИВТ

Воробйов Виталий

СОДЕРЖАНИЕ

СОДЕРЖАНИЕ

1.  Проектирование  ICTR________________________________________2
   1.  Задание________________________________________________2
   2.  Определение варианта____________________________________2
   3.  Выполнение ____________________________________________2
2.  Проектирование LSM_________________________________________9
   1.  Задание________________________________________________9
   2.  Определение варианта____________________________________9
   3.  Выполнение ____________________________________________9
3.  Проектирование  ICTR_______________________________________18
   1.  Задание_______________________________________________18
   2.  Определение варианта___________________________________18
   3.  Выполнение ___________________________________________18
4.  Проектирование  FM_________________________________________23
   1.  Задание_______________________________________________23
   2.  Определение варианта___________________________________23
   3.  Выполнение ___________________________________________23
5.  Проектирование  AU_________________________________________28
   1.  Задание_______________________________________________28
   2.  Определение варианта___________________________________28
   3.  Выполнение ___________________________________________28
6.  Проектирование  CPU________________________________________36
   1.  Задание_______________________________________________36
   2.  Определение варианта___________________________________36
   3.  Выполнение ___________________________________________36
7.  Проектирование  COP________________________________________44
   1.  Задание_______________________________________________44
   2.  Определение варианта___________________________________44
   3.  Выполнение ___________________________________________44

7. ПРОЕКТИРОВАНИЕ СOP

7.1 ЗАДАНИЕ

На PLMT с параметром разработать СОР.

Оценить сложность и быстродействие.

7.2 ОПРЕДЕЛЕНИЕ ВАРИАНТА

Номер зачётной книжки => 8322

=(8322 mod 10 + 3) mod 6 + 4 = 9 входов максимум

7.3 ВЫПОЛНЕНИЕ

OP		BY0								BY1								BY2
		0	1	2	3	4	5	6	7	0	1	2	3	4	5	6	7	0	1	2	3	4	5	6	7
JMP		1	1	1	1	1	1	1	1	1	1	1	A RAM
JC		1	1	1	1	1	1	1	0	ACC
FR/RF		1	1	1	1	1	0	0/1	AFM
IN/OUT		1	1	1	1	1	1	1	1	1	0	0/1
AO	0	1	0	0	0	0	1	1	1	AQ				AP				F0F1F2F3				0	0	0	0
	1	1	0	0	0	0	1	1	1																									0	0	0	1
	CO	1	0	0	0	0	1	1	1																									0	0	1	0
	SI	1	0	0	0	0	1	1	1																									0	1	0	0
	Q0	1	0	0	0	0	1	1	1																									1	0	0	0
LO		1	0	0	0	1	1	1	1																					0	0	0	0
SH>	0	0	0	0	0	1	1	1	1									0	0	0	0
	1	0	0	0	0	1	1	1	1									0	0	0	1
	CO	0	0	0	0	1	1	1	1									0	0	1	0
	SI	0	0	0	0	1	1	1	1									0	1	0	0
	Q0	0	0	0	0	1	1	1	1									1	0	0	0

CTR

Диаграмма тактов.

Команда	T1	T2	T3	Микрокоманда
JMP	C3,C5	C4		M1
JC	C3,C5	C4 CC / C3		M2
RF	C3,C5	C1, C7/C8		M3
FR	C3,C5	C9,C16	C1, C2	M4
IN	C3,C5	C12/C14, 7/8		M5
OUT	C3,C5	OUT		M6
AO	C3,C5	C9,C10,C16,C6,C12,C13		M7
LO	C3,C5	C9,C10,C16,C6,C14,C15		M8
SH>	C3,C5	C9,C11,C16,C6,C12/C14,C13/C15		M9

Кодирование тактов.

T1	T2
0	0
0	1
1	0

Для проектирования СОР, нам прежде всего необходимо задействовать селектор микрокоманды. Тоесть на вход СОР’а подаёться один сигнал, который соответствует комманде которая выполняеться. Для того, чтобы был один сигнал при выполнении микрокоманды, накладываеться маска комманды, соответствующая коду операции. Для этого реализуем дешифратор адреса.

Дешифратор адреса 

Содержит узлы, которые формируют признаки команды.

JMP = b00 ∙ b01 ∙ b02 ∙ b03 ∙ b04 ∙ b05 ∙ b06 ∙ b07 ∙ b08 ∙ b09 ∙ b10

JC = b00 ∙ b01 ∙ b02 ∙ b03 ∙ b04 ∙ b05 ∙ b06 ∙

RF = b00 ∙ b01 ∙ b02 ∙ b03 ∙ b04 ∙ ∙

FR = b00 ∙ b01 ∙ b02 ∙ b03 ∙ b04 ∙ ∙ b06

IN = b00 ∙ b01 ∙ b02 ∙ b03 ∙ b04 ∙ b05 ∙ b06 ∙ b07 ∙ b08 ∙  ∙

OUT = b00 ∙ b01 ∙ b02 ∙ b03 ∙ b04 ∙ b05 ∙ b06 ∙ b07 ∙ b08 ∙  ∙ b10

AO = b00 ∙

LO = b00 ∙ b04

SH =  ∙ b04

COP

Из таблицы тактов следует, что управляющие сигналы Сi должны формироваться по выражениям:

C1 = T2 RF v T3 FR

C2 = T3 FR

C3 = T1 v T2 JC  

C4 = T2 JMP v T2 JC CC

C5 = T1

C6 = T2 AO v T2 LO v T2 SH

C7 = T2 RF v T2 IN

C8 = T2 RF v T2 IN

C9 = T2 FR v T2 AO v T2 LO v T2 SH

C10 = T2 AO v T2 LO

C11 = T2 SH

C12 = T2M5 v T2 AO v T2 LO v T2 SH

C13 = T2 AO v T2 LO v T2 SH

C14 = T2 IN v T2 AO v T2 LO v T2 SH

C15 = T2 AO v T2 LO v T2 SH

C16 = T2 FR v T2 AO v T2 LO v T2 SH

В этих функциях Mi это микрооперации которые представляют следующие функции:

Микрооперация выполняеться в том случае, когда определённые биты, отвечающие за

В таком случае, COP должен содержать набор логических элементов И-ИЛИ, DC кодов ОР и  CTR тактов. Далее выходы И собираются на ИЛИ в соотвествии с формулами для управляющих сигналов.  Предполагается, что произведения T2 JC  и T2 JC Cc формируются в 2 этапа: 1) в схеме получают сигнал T2 JC. 2) после опроса СС формируют сигналы T2 JC  и T2 JC CС.

Кодирование условий СС0 и DD0

Мы используем единичное кодирование условий DD0 и CC0 для арифметических и сдвиговых операций

0	0000
1	0001
СO	0010
SI	0100
Q0	1000

Кодирование условий АСС

0	000
1	001
СO	010
SI	011
Q0	100

Формирователи сигналов CC0 и DD0 (перенос при арифметических операциях и сдвиговых)

Также COP формирует сигнал входного переноса в младший разряд CC0 и вдвигаемый DD0 разряд при сдвиге, число +1 для счётчика, и сброс счётчика тактов reset.

СЛОЖНОСТЬ

Рассчитаем сложность полученной схемы.

COP

Nc = 16 PLMT

Дешифратор комманд

Ni = 12 PLMT

Nsumm = Nc + Ni = 28 PLMT

БЫСТРОДЕЙСТВИЕ