4562

Изучение модуля аналого-цифрового преобразователя ADC08 и способов согласования АЦП с внешними устройствами

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Изучение модуля аналого-цифрового преобразователя ADC08 и способов согласования АЦП с внешними устройствами Цель работы: Изучить модуль АЦП микропроцессора, освоить методику программирования модуля. Изучить способы согласования аналоговых сигналов. ...

Русский

2012-11-22

138.5 KB

12 чел.

Изучение модуля аналого-цифрового преобразователя ADC08 и способов согласования АЦП с внешними устройствами

Цель работы: Изучить модуль АЦП микропроцессора, освоить методику программирования модуля. Изучить способы согласования аналоговых сигналов.

  1.  Программа работы
  2.  Изучить технические характеристики модуля ADC08 и порядок его программирования;
  3.  Изучить способы согласования аналоговых сигналов;
  4.  Изучить состав и технические характеристики субмодуля согласования аналоговых сигналов, и порядок настройки субмодуля;
  5.  Разработать программу, выполняющую ввод аналогового сигнала в соответствии с вариантом задания;
  6.  Произвести настройку субмодуля согласования аналоговых сигналов;
  7.  Произвести отладку программы совместно с аппаратными средствами модуля;
  8.  Составить отчет по лабораторной работе.
    1.  Пояснения к работе
      1.  Описание модуля аналого-цифрового преобразователя ADC08

Модуль объединяет в своем составе 8-ми разрядный АЦП последовательного приближения, многоканальный аналоговый коммутатор и блок управления. Основные технические характеристики модуля приведены в таблице 2.10

Таблица 2.10 Технические характеристики АЦП

Параметр АЦП

Значение

Разрешающая способность (бит)

8

Число каналов

8

Время преобразования

17 мкс

Время выборки

5 мкс

Число дополнительных выводов для подключения вспомогательных источников питания

2

Аналоговые входы модуля АЦП подключены к линиям ввода/вывода порта B. Инициализация аналогового коммутатора для подключения выбранной линии порта B к входу АЦП автоматически назначает режим работы линии в составе ADC08 и запрещает работу линии в режиме цифрового ввода/вывода. Состояние регистра DDRB при этом игнорируется. Попытка чтения линии порта, подключенной в данный момент к АЦП, вернет 0.

Встроенный АЦП модуля использует метод последовательного приближения. Блок управления предусматривает два режима работы встроенного АЦП:

  •  Режим однократного преобразования, при котором каждый новый цикл преобразования должен инициироваться управляющей программой;
  •  Режим многократного преобразования, когда после завершения очередного цикла преобразования АЦП немедленно приступает к выполнению нового цикла преобразования.

Режим однократного преобразования предусматривает два варианта организации съема цифровых отсчетов АЦП в реальном времени:

  •  Программный опрос бита готовности данных АЦП с последующим чтением регистра результата;
  •  Прерывание основной программы по запросу модуля АЦП с последующим чтением регистра результат в подпрограмме обслуживания прерывания

Запуск АЦП на преобразование в каждом из двух случаев по прежнему возможен только од управлением программы.

Режим многократного преобразования также предусматривает два варианта обслуживания модуля АЦП в реальном времени:

  •  Программный опрос бита готовности данных АЦП с последующим чтением регистра результата;
  •  Многократное выполнение цикла преобразования с генерацией запроса на прерывание в конце каждого цикла, чтение данных осуществляется в подпрограмме обработки прерывания.

Время преобразования встроенного АЦП составляет 17 периодов тактовой частоты АЦП. Для правильной работы АЦП последовательного приближения необходимо, чтобы частота его тактирования лежала в пределах его допуска 0.5…1.048 МГц. Оптимальная частота тактирования составляет 1 МГц. Пользователю предоставляется возможность выбора источника тактирования АЦП: генератор на кварцевом резонаторе или синтезатор частоты. Частота любого выбранного источника тактирования может превышать номинальную частоту (1 МГц). В этом случае ее следует понизить с помощью программируемого делителя частоты в составе модуля АЦП.

Программно-логическая модель модуля ADC08 включает три регистра специальных функций (см. Таблица 2.11 - Таблица 2.13):

Таблица 2.11  Формат регистра данных результата преобразования АЦП

ADR

Регистр результата преобразования АЦП

7

6

5

4

3

2

1

0

AD7

AD6

AD5

AD4

AD3

AD2

AD1

AD0

Адрес регистра: $003D

Состояние при сбросе: $00

Имя бита

Назначение бита

AD7…AD0

Биты данных регистра результат преобразования АЦП

Этот регистр доступен только для чтения.

Таблица 2.12  Формат регистра управления модулем АЦП

ADSCR

Регистр управления модулем АЦП

Адрес регистра: $003C

Состояние при сбросе: $1F

Имя

Описание

7

COCO/IDMAS

Бит готовности данных

Этот бит имеет двойное значение. Если выбран режим программного опроса АЦП, то этот бит копирует состояние триггера готовности данных АЦП:

1 – преобразование завершено, двоичный код измерения записан в регистр данных

0 – Преобразование не завершено, регистр результата содержит промежуточный код, который не следует считывать

В этом режиме бит, доступен только для чтения.

Если выбран режим обслуживания АЦП по запросу на прерывание, то бит определяет способ обслуживания запроса:

1 – по запросу на прерывание выполняется цикл DMA

0 – по запросу МК переходит на выполнение программы обработки прерывания.

В этом режиме бит, доступен как для чтения, так и для записи.

6

AIEN

Бит разрешения прерывания по сигналу готовности данных АЦП

1 – прерывания разрешены;

0 – прерывания запрещены.

Бит, доступен для чтения и записи.

5

ADCO

Бит разрешения режима многократного преобразования

1 – режим многократного преобразования

0 – режим однократного преобразования

4

ADCH4

Бит выбора канала измерения

ADCH4 ADCH3 ADCH2 ADCH1 ADCH0 Коммутируемая линия

0 0 0 0 0 AD0

0 0 0 0 1 AD1

………………………………………………………….

0 0 1 1 1 AD7

1 1 1 0 1 Источник опорного напряжения

1 1 1 1 0 Общий вывод опорного источника

1 1 1 1 1 Отключение питания АЦП

3

ADCH3

2

ADCH2

1

ADCH1

0

ADCH0

Таблица 2.13  Формат регистра синхронизации АЦП

ADCLK

Регистр синхронизации АЦП

Адрес регистра: $003E

Состояние при сбросе: $00

Имя

Описание

7

ADIV2

Биты коэффициента деления частоты на входе АЦП

ADIV2 ADIV1 ADIV0 коэффициент деления

0 0 0 1

0 0 1 2

0 1 0 4

0 1 1 8

1 x x 16

6

ADIV1

5

ADIV0

4

ADICLK

Бит выбора источника тактирования АЦП

1 – АЦП тактируется импульсной последовательностью внутренней шины МК

0 – АЦП тактируется генератором на кварцевом резонаторе в составе модуля CGM

3

2

1

0

Модуль АЦП обслуживается двумя группами выводов. К первой группе относятся аналоговые входы для подключения источников измеряемых напряжений AD7…AD0. Ко второй группе относятся выводы для подключения источника питания модуля АЦП и источника опорного напряжения. Теоретически этих выводов должно быть четыре, на практике их всего два:

  •  VDDAD/VREFH – объединенный вывод источника питания и источника опорного напряжения;
  •  VSSAD/VREFL – объединенный общий вывод источника питания и источника опорного напряжения.
    1.  Способы согласования аналоговых сигналов

В рассматриваем микропроцессоре встроенный АЦП преобразовывает напряжения величиной от 0 до 5 В. Однако в практике часты случаи, когда необходимо преобразовать сигналы значительно превышающее этот диапазон или сигналы, имеющие очень маленькое значение (менее 500 мВ),   в этом случае необходимо включать в состав микропроцессорного комплекта устройства согласования. Рассмотрим некоторые из них.

Рассмотрим случай, когда необходимо контролировать величину тока в якорной цепи. Номинальный ток составляет 3 А, пусковой 11 А. Сигнал снимается с шунта сопротивлением 0,01 Ом. Исходя из этих данных, несложно заметить, что при пуске величина сигнала подаваемого на вход АЦП составит , при номинальном токе величина сигнала составит . Величина сигнала в обоих случаях не превышает максимально допустимой величины (АЦП), однако точность преобразования составляет  что соизмеримо с величиной измеряемого сигнала на номинальном токе. Поэтому сигнал с шунта необходимо подать на АЦП через согласующий операционный усилитель с коэффициентом усиления . Тогда величина сигнала подаваемого на вход АЦП при пусковом токе составит 5 В, а при номинальном 1,1В. Если же величина сигнала превосходит максимально допустимую, то сигнал необходимо подавать через делитель напряжения.

В реальных системах управления электроприводами аналоговые сигналы могут быть как положительными, так и отрицательными (так называемые двуполярные сигналы). Рассматриваемый АЦП может преобразовывать только положительные сигналы (так называемые однополярные).

Одним из способов решения этой проблемы является использование в качестве устройства согласования блок выбора модуля. На выходе этого блока сигнал равный по модулю входному сигналу, но всегда положительный. Для передачи в микропроцессор информации о знаке преобразовываемого числа в систему необходимо добавить компаратор.

Еще одним способом преобразования двуполярных сигналов является использование сигнала смещения. Предположим, что необходимо преобразовывать аналоговый сигнал, величина которого лежит в диапазоне –5В+5В. Сначала сигнал подаем на делитель с коэффициентом деления 2, на выходе которого будет действовать сигнал, величина которого лежит в диапазоне        -2.5В +2,5В. Этот сигнал подаем на суммирующий усилитель который добавляет постоянную составляющую величиной 2.5 В. На выходе усилителя величина сигнала будет лежать в диапазоне 0В5В, и его подают на вход АЦП.

  1.  Описание субмодуля согласования аналоговых сигналов.

Субмодуль согласования аналоговых сигналов включает в себя три устройства согласования описанных в п. 2.4.2.2. Структурная схема субмодуля показана на Рис. 2.20.

Рис. 2.20 Структурная схема субмодуля

Как видно из структурной схемы первый аналоговый вход (обозначен как "вход 1") подключен к операционному усилителю, коэффициент передачи которого можно плавно изменять в диапазоне 16. Сигнал с операционного усилителя можно подать на один из восьми входов АЦП. Выбор канала АЦП осуществляется с помощью коммутатора.

Второй вход подключен к делителю напряжения, коэффициент передачи делителя можно плавно регулировать от 1/100 до 1/6. Делитель напряжения можно отключить, как это сделать будет описано ниже. Выход делителя напряжения соединен с суммирующим усилителем, который позволяет смещать нулевой уровень входного сигнала. Величину смещения можно плавно регулировать от нуля до пяти вольт. Выход усилителя может быть подключен с помощью коммутатора к одной из линий АЦП.

Аналоговый вход 3 через делитель подключен к устройству выбора модуля (УВМ) выход которого может быть подключен к одной из восьми линий АЦП посредством коммутатора. Для передачи информации о знаке сигнала в составе субмодуля имеется компаратор, вход которого подключен к делителю напряжения вместе с УВМ а выход через коммутатор может быть подключен к одной из линий порта В.

Внешне субмодуль представляет собой печатную плату размером 100220 мм, с перекрепленной к ней передней панелью, на которой установлены клеммы для подключения внешних источников аналоговых сигналов. Внешний вид субмодуля показан на Рис. 2.21. На рисунке цифрами обозначено:

  1.  Подстроечный резистор задающий коэффициент усиления операционного усилителя в первом канале согласования;
  2.  Подстроечный резистор задающий коэффициент передачи делителя напряжения канала 2;
  3.  Джампер отключения делителя напряжения второго канала согласования;
  4.  Коммутатор выбора линий АЦП для соединения с первым каналом согласования;
  5.  Коммутатор выбора линий АЦП для соединения со вторым каналом согласования;
  6.  Коммутатор выбора линий АЦП для соединения с третьим каналом согласования;
  7.  Коммутатор выбора линий порта В для соединения с компаратором;
  8.  Клемма для подключения источника аналогового сигнала к первому каналу согласования;
  9.  Клемма для подключения источника аналогового сигнала ко второму каналу согласования;

Рис. 2.21 Внешний вид субмодуля согласования аналоговых сигналов

  1.  Клемма для подключения источника аналогового сигнала к третьему каналу согласования;
  2.  Джампер отключения делителя напряжения третьего канала согласования;
  3.   Подстроечный резистор задающий коэффициент передачи делителя напряжения канала 3;
  4.  Подстроечный резистор задающий смещение уровня нуля во втором канале согласования
    1.  Порядок настройки модуля

При работе с субмодулем необходимо с помощью подстроечных резисторов задавать коэффициенты передачи или уровень смещения нуля. Для проведения настройки субмодуля необходимо извлечь все субмодули из стенда. В один из слотов установить блок удлинителя (так называемый БУД) в его разъем установить субмодуль согласования аналоговых сигналов, после чего включить питание стенда. Рассмотрим по очереди порядок настройки каждого канала согласования.

Первый канал. Допусти необходимо задать коэффициент передачи усиления равный трем. Для этого на вход канала подадим напряжение величиной 1 В. После этого вращая движок резистора 1 (см Рис. 2.21) добиваемся чтобы на выходе усилителя напряжение равнялось 3 В. Контролировать напряжение на выходе усилителя следует осуществлять вольтметром подключенным к контрольной точке 1 (на Рис. 2.21 она обозначена как КТ1, такое же обозначение нанесено и на плате субмодуля). Общий провод вольтметра при этом необходимо соединить с общим проводом источника аналогового сигнала. После получения требуемого напряжения отключите питание стенда. Установите джампер в коммутаторе первой линии (позиция 2 на Рис. 2.21) на против заданной линии АЦП. После этого настройка первой линии согласования окончена.

Второй канал. Допустим что необходимо преобразовывать сигнал величина которого лежит в диапазоне –20В +20В. Для этого необходимо установить коэффициент деления делителя 8 (20/2,5) и сместить ноль до уровня 2,5В. Подготовив субмодуль к настройке, как описано выше, необходимо подать на вход второго канала напряжение величиной 8 В. Плавно вращая движок резистора 2 (см. Рис. 2.21) добейтесь чтобы напряжение на выходе делителя составило 1 В. Контролировать напряжение на выходе делителя можно с помощью вольтметра подключенного к контрольной точке 2 (на Рис. 2.21 она обозначена как КТ2). После этого необходимо настроить смещение нулевого уровня. Для этого необходимо на вход канала подать нулевой потенциал, это можно сделать объединив проводником оба зажима клеммы второго канала. После этого плавно вращая движок резистора 13 (см. Рис. 2.21) добейтесь чтобы на выходе суммирующего усилителя было напряжение 2,5 В, контролировать напряжение необходимо в точке КТ3 (см. Рис. 2.21). После этого необходимо проверить правильность настройки канала, это приз водиться путем подачи напряжений +20В, -20В на его вход на выходе должны действовать напряжения +5В и 0В соответственно. На этом настройку второго канала можно считать оконченной.

Третий канал. Настройка третьего канала сводиться к настройке делителя напряжения. Допустим что необходимо преобразовывать сигнал амплитудой -35+35В, для этого необходимо настроить коэффициент делителя напряжения (). Для этого подаем на вход канала напряжение 7 В, и плавно вращая движок подстроечного резистора 12 (см. Рис. 2.21) необходимо добиться на выходе делителя напряжения 1 В. Контроль напряжения осуществлять в КТ4 (см. Рис. 2.21).

В случае когда во втором или третьем канале согласования делитель напряжения не нужен (входные напряжения мене 2,5в и 5 В соответственно) делители напряжения можно отключить установив перемычки (джамперы) в позиции 3 и 11 соответственно (см. Рис. 2.21).

  1.  Пример программирования АЦП

Необходимо преобразовать сигнал, величина которого лежит в пределах –5В+5В, результат преобразования необходимо вывести в десятичной форме на ЖКИ.

Аналоговый сигнал подключим к нулевой линии АЦП через третий канал согласования, сигнал компаратора подключим к третьей линии порта В.

Ниже приведен текст программы, которая выполняет эту задачу.

       ORG $8000

       include 'gpregs.inc'

buff1:  equ $50

buff2:  equ $51

buff3:  equ $52

begin:  sei

;Инициализация АЦП

       lda #%01000000

       sta ADSCR

;Инициализация портов

       bset 1,DDRB

       lda #$FF

       sta DDRD

;Инициализация ЖКИ

       lda #%000010;Выбираем четырёх разрядный интерфейс

       jsr write; Передача информации на ЖКИ

       lda #%000010;Выбираем четырёх разрядный интерфейс

       jsr write; Передача информации на ЖКИ

       lda #%001000;Двухстрочный индикатор

       jsr write; Передача информации на ЖКИ

       ; Display on/off

       clra

       jsr write; Передача информации на ЖКИ

       lda #%001100;Дисплей включен, курсор скрыт

       jsr write; Передача информации на ЖКИ

       cli

; Ожидание запроса на прерывание

COP_RES clra

       sta $FFFF; Сброс счетчика сторожевого таймера

       jmp COP_RES

;Подпрограмма обработки прерывания от АЦП        

INTADC: mov ADR,buff1

       lda #00

       sta buff2

       sta buff3

test0:  brclr 0,buff1,bit0

test1:  brclr 1,buff1,bit1

test2:  brclr 2,buff1,bit2

test3:  brclr 2,buff1,bit3

test4:  brclr 2,buff1,bit4

test5:  brclr 2,buff1,bit5

test6:  brclr 2,buff1,bit6

test7:  brclr 2,buff1,bit7

       jmp print

bit0:   lda #$02

       add buff2

       daa

       sta buff2

       jmp test1

bit1:   lda #$04

       add buff2

       daa

       sta buff2

       jmp test2

bit2:   lda #$08

       add buff2

       daa

       sta buff2

       jmp test3

bit3:   lda #$16

       add buff2

       daa

       sta buff2

       jmp test4

bit4:   lda #$31

       add buff2

       daa

       sta buff2

       jmp test5

bit5:   lda #$63

       add buff2

       daa

       sta buff2

       blo bit5_1

       jmp test6

bit5_1: inc buff3

       jmp test6

bit6:   lda #$25

       add buff2

       daa

       sta buff2

       blo bit6_2

bit6_1: inc buff3        

       jmp test7

bit6_2: inc buff3

       jmp bit6_1

bit7:   lda #$50

       add buff2

       daa

       sta buff2

       blo bit7_2

bit7_1: inc buff3        

       inc buff3

       jmp print

bit7_2: inc buff3

       jmp bit7_1

;Вывод информации на дисплей

print:  clra; очистка дисплея

       jsr write; Передача информации на ЖКИ

       lda #%000001;

       jsr write;

       clra

       jsr write

       lda #%000110

       jsr write

;Вывод знака аналогового сигнала

       brclr 2,PORTB,PLUS

MINUS:  lda #$02

       ora #%00100000

       jsr write

       lda #$0D

       ora #%00100000

       jsr write

       jmp number

plus:   lda #$02

       ora #%00100000

       jsr write

       lda #$0B

       ora #%00100000

       jsr write

;вывод целой части числа        

number: lda #$03

       ora #%00100000

       jsr write

       lda buff3

       ora #%00100000

       jsr write

;Вывод запятой        

       lda #$02

       ora #%00100000

       jsr write

       lda #$0E

       ora #%00100000

       jsr write

;вывод десятых долей числа

       lda #$03

       ora #%00100000

       jsr write

       lda buff2

       and #%11110000

       lsra; сдвиг старших битов влево на четыре позиции

       lsra

       lsra

       lsra

       ora #%00100000

       jsr write

;вывод сотых долей числа

       lda #$03

       ora #%00100000

       jsr write

       lda buff2

       and #%00001111

       ora #%00100000

       jsr write        

       ora #%00100000

       jsr write

;Запуск преобразования

       lda #%01000000

       sta ADSCR        

       rti    

write:  sta PTD ; Вывод информации

       bclr 1,PTB; установка сигнала готовности

; Программная задержка

       lda #$1

write1: deca

       nop

       bne write1

       bset 1,PTB; сброс сигнала готовности

       rts ; выход из подпрограммы

;Инициализация векторов прерываний

       ORG $FFDE

       dw INTADC

       ORG $FFFE

       dw begin

В начале программы выполняется инициализация ЖКИ, портов ввода вывода и АЦП, после этого выполняется замкнутый цикл ожидания прерывания от модуля АЦП. Подпрограмма обработки прерывания начинается с команды переноса данных из регистра данных АЦП в ячейку памяти ОЗУ. После этого формируется двухбайтовое двоично-десятичное число. Оно формируется путем проверки каждого бита результата преобразования. После этого определяется знак сигнала, путем чтения данных с первой линии порта В. После этого выполнятся вывод числа на ЖКИ.

  1.  Варианты индивидуальных заданий.

Ниже приведены варианты индивидуальных заданий, номера вариантов и дополнительные условия задает преподаватель. При выполнении индивидуального задания требуется составить функциональную схему устройства с обозначением всех сигналов и алгоритм работы системы в целом. После составления программы необходимо проверить работоспособность программы на стенде. При выполнении данной лабораторной работы вам необходимо выбрать и настроить один из каналов согласования. Кроме субмодуля согласования аналоговых сигналов вам потребуются либо модуль контроля дискретных сигналов, либо модуль коммутатора ЖКИ.

Вариант 1. Организовать ввод аналогового сигнала величиной 00,1 В, результат преобразования необходимо контролировать с помощью ЖКИ. Вывод результата следует осуществлять с учетом коэффициента передачи согласующего устройства.

Вариант 2. Организовать ввод аналогового сигнала величиной 00,1 В, результат преобразования необходимо контролировать с помощью полоски светодиодов.

Вариант 3. Организовать ввод аналогового сигнала величиной –35 В +35 В, результат преобразования необходимо контролировать с помощью ЖКИ. Вывод результата следует осуществлять с учетом коэффициента передачи согласующего устройства. Канал согласования (второй или третий) задает преподаватель.

Вариант 4. Организовать ввод аналогового сигнала величиной –35 В +35 В, результат преобразования необходимо контролировать с помощью полоски светодиодов. Нулевой потенциал индицируется средним светодиодом. Канал согласования (второй или третий) задает преподаватель.

  1.  Контрольные вопросы
  2.  Назовите основные технические характеристики модуля ADC08;
  3.  Опишите программно-логическую модель модуля ADC08;
  4.  Расскажите способы согласования аналоговых сигналов;
  5.  Опишите состав и технические характеристики субмодуля согласования аналоговых сигналов;
  6.  Опишите порядок настройки каналов согласования субмодуля согласования аналоговых сигналов.


 

А также другие работы, которые могут Вас заинтересовать

17702. ДОСЛІДЖЕННЯ РОБОТИ БАЗОВОЇ СХЕМИ ДТЛ 339.5 KB
  Лабораторна робота №3 ДОСЛІДЖЕННЯ РОБОТИ БАЗОВОЇ СХЕМИ ДТЛ Мета роботи: Дослідження роботи базової схеми ДТЛ. 1. Теоретичні відомості. 1.1 Базова схема ДТЛ. Призначення елементів. Базова схема діоднотранзисторної логіки зображена на мал.41. мал. ...
17703. ОСНОВИ ТЕОРІЇ ДЕРЖАВИ І ПРАВА 483.5 KB
  ОСНОВИ ТЕОРІЇ ДЕРЖАВИ І ПРАВА 1. Походження сутність та ознаки держави Відомо що держава існувала не завжди а її утворенню передував первіснообщинний устрій який являв собою стародавній тип колективного виробництва і був результатом слабкості окремої людин...
17704. ОСНОВИ КОНСТИТУЦІЙНОГО ПРАВА УКРАЇНИ 554 KB
  ОСНОВИ КОНСТИТУЦІЙНОГО ПРАВА УКРАЇНИ 1. Поняття предмет і джерела конституційного права України Етимологія слова конституція походить від лат. constitutio устрій установлення. Але ще у Стародавній Греції Арістотелем було сформоване уявлення про конституці...
17705. ОСНОВИ АДМІНІСТРАТИВНОГО ПРАВА УКРАЇНИ 544 KB
  ОСНОВИ АДМІНІСТРАТИВНОГО ПРАВА УКРАЇНИ 1. Управління як об’єкт адміністративного права Адміністративне право об’єктивно взаємопов’язане з таким соціальним явищем як управління. Сам термін від лат. аdministratio управління став універсальним засобом для хар...
17706. ОСНОВИ ФІНАНСОВОГО ПРАВА УКРАЇНИ 354 KB
  ОСНОВИ ФІНАНСОВОГО ПРАВА УКРАЇНИ 1. Фінансове право України: поняття предмет правового регулювання та система Самостійність та особливість фінансового права як галузі права зумовлена наявністю предмета та методу правового регулювання. Фінансове право Ук
17707. ОСНОВИ БАНКІВСЬКОГО ПРАВА УКРАЇНИ 354.5 KB
  ОСНОВИ БАНКІВСЬКОГО ПРАВА УКРАЇНИ 1. Банківське право України: поняття та предмет правового регулювання Банківське право як і кожна інша галузь права має притаманний лише їй предмет і метод. Предметом банківського права є банківська діяльність. Що розумієт...
17708. ОСНОВИ ЦИВІЛЬНОГО ПРАВА УКРАЇНИ 881.5 KB
  ОСНОВИ ЦИВІЛЬНОГО ПРАВА УКРАЇНИ 1. Цивільне право України: поняття предмет правового регулювання та система. Цивільне законодавство Цивільне право це одна з провідних галузей національного права України яка регулює певну групу правових відносин за уча...
17709. ОСНОВИ СІМЕЙНОГО ПРАВА УКРАЇНИ 225.5 KB
  ОСНОВИ СІМЕЙНОГО ПРАВА УКРАЇНИ 1. Поняття сімейного права його принципи та джерела. Сімейне законодавство України Серед різноманітних суспільних відносин урегульованих правом виокремлюють сферу досить складних людських стосунків які засновані на родинн
17710. ОСНОВИ ГОСПОДАРСЬКОГО ПРАВА УКРАЇНИ 466 KB
  ОСНОВИ ГОСПОДАРСЬКОГО ПРАВА УКРАЇНИ 1. Поняття предмет та методи правового регулювання господарського права Господарське право це сукупність правових норм що регулюють суспільні відносини у сфері організації та здійснення господарської діяльності між ...