48694

Разработка аналого-цифровых преобразователей (АЦП)

Курсовая

Коммуникация, связь, радиоэлектроника и цифровые приборы

Преобразователь использует конвейерную девяти каскадную архитектуру с полностью дифференциальными аналоговыми схемами и имеет отношение сигнал шум и искажения SNDR 60 дБ при полномасштабном входном сигнале частотой 5 МГц.1 Блоксхема конвейерных АЦП. 1 показана общая блоксхема конвейерных АЦП с k каскадами. Такая схема и будет использоваться в нашей курсовой работе.

Русский

2013-12-22

1.55 MB

39 чел.

Содержание

  1.  Аннотация………………………………………………………………………………..1
  2.  Введение………………………………………………………………………………….1
  3.  Теоретическая часть. Информация статьи…………………….………………...……..2
  4.  Практическая часть. Выполнение……………………………………………………………...12
    1.  Создание КМДП ключа………………………………………………………………...12
    2.  Создание схемы компаратора………………………………………………………….15
    3.  Создание схемы усилителя…………………………………………………………….17
    4.  Создание схемы АЦП малой разрядности (внутри каскада)………………...20
    5.  Создание схемы ЦАП………………………………………………………………….21
  5.  Список использованной литературы………………………………………………………….25
  6.  Вывод……………………………………………………………………………………………26

Аннотация

Статья, данная нам в варианте, описывает 10-бит Msample/s АЦП изготовленый по 0.9-pm CMOS технологии. Преобразователь использует конвейерную, девяти каскадную архитектуру с полностью дифференциальными аналоговыми схемами и имеет отношение сигнал - шум и искажения (SNDR) 60 дБ при полномасштабном входном сигнале, частотой 5 МГц. 

Введение

Обычно, при разработке аналого-цифровых преобразователей (АЦП) для видео преобразований, используют флеш - архитектуру и биполярные технологии для получения 8-б  разрешения при скорости преобразования 20 млн. выборок/сек. Однако, для получения разрешения больше, чем 8-бит , флэш - архитектуры требуют таких больших "мертвых зон" и потерь мощности, что возникает интерес к использованию архитектуры многоступенчатых преобразований. Быстрейшие преобразователи до сих пор получаются при использовании биполярных технологий. BiCMOS технологии также используются для построения многоступенчатых АЦП для преобразований видео, потому что они обеспечивают достаточно высокие темпы преобразования и необходимую способность выборки и хранения. Стоимость этих АЦП, тем не менее, увеличивается при более сложных технологических процессах, и требуемой рассеиваемой мощности  (не менее 750 мВт). Таким образом, снижение стоимости и мощности диссипации с такой же или даже лучшей производительностью в КМОП - технологиях является важной задачей.

Теоретическая часть. Информация статьи.

Рис.1 Блок-схема конвейерных АЦП.

На Рис. 1 показана общая блок-схема конвейерных АЦП с k каскадами. Каждый каскад содержит усилитель выборки-хранения (SHA sample-and-hold amplifier), с низким разрешением, аналого-цифровой субконвертер (ADSC), с низким разрешением, цифро-аналоговый преобразователь (ЦАП), и вычитатель. В процессе работы каждый каскад получает и хранит выходные данные из предыдущего этапа. Затем входные данные преобразуются в низком разрешении в цифровой код ADSC и обратно в аналоговый сигнал на ЦАП. Наконец, из выходных данных ЦАП вычитаются входные, получается остаток, который отправляется на следующий этап для дальнейшего преобразования.

Основные преимущества конвейерных АЦП в том, что они могут обеспечить высокую пропускную способность и занимают небольшие "мертвые области". Оба преимущества вытекают из одновременной работы каскадов, то есть в любое время, на первом этапе обрабатываются самые последние данные, а все остальные этапы
обрабатывают данные от предыдущих этапов.
 Кроме того, поскольку этапы выполняются параллельно, ряд этапов используется для получения результата и это не ограничивает пропускную способность. Таким образом, при некоторых ограничениях (например, как общее разрешение), число ступеней может быть выбрано, чтобы минимизировать "мертвую область".

Чтобы сконструировать конвейерный аналого-цифровой преобразователь с большой устойчивостью к неидеальности компонентов, в него вводится избыточность разрядов: сумма разрядов даваемых каждым каскадом больше, чем общее число разрядов (разрешение) АЦП. Когда избыточность устраняется алгоритмом цифрового исправления, она может использоваться для устранения эффектов нелинейности аналого-цифрового подпреобразователя и эффектов межкаскадного смещения, влияющих на общую линейность всего АЦП (то есть избыточность позволяет улучшить характеристики, как подпреобразователей находящихся в каждом каскаде, так и характеристики всего АЦП). Во многих предыдущих реализациях алгоритмы цифрового исправления использовались как дополнение, так и вычитание для исправления ошибок. В этом методе существует 2 проблемы. Во-первых, этот метод сложно тестировать из-за того, что логика исправления имеет три опции в каждом каскаде (добавить, вычесть, ничего не делать) и ни одна из этих опций не направлена на создание выходных кодов. В результате анализ выходного сигнала АЦП не даёт возможности определить, какую опцию использует отдельный каскад. Таким образом, достаточное представление в ходе функционального теста аналого-цифрового преобразователя не гарантирует, что логика исправления безошибочна. Например, в течение функционального тестирования аналого-цифровой преобразователь может содержать такой набор смещений компараторов, который вынуждает логику исправления совершать только дополнения. При этом наличие в логике исправления таких ошибок, которые запрещают вычитание, останется необнаруженным в ходе функционального теста. Если смещения компаратора изменились после функционального теста так, что потребовалось вычитание, необнаруженные ошибки могут привести к тому, что вывод аналого-цифрового преобразователя будет неправильным. Следовательно, чтобы полностью протестировать логику исправления на ошибки, испытательные векторы должны быть внедрены непосредственно в логику исправления, минуя аналого-цифровой преобразователь. Во-вторых, этот метод является необходимым комплексом, так как вычитание = дополнению, после отрицательного смещения; следовательно, необходимость совершать вычитание в логике исправления может быть устранена созданием смещений в аналого-цифровм подпреобразователе (ADSC) и цифро-аналоговый преобразователь (DAC).

Выбор схемы синфазной обратной связи

для ОИТУН типа "вложенный" каскод

Очень распространен вариант схемы СОС на базе переключаемых конденсаторов без использования в ней дифкаскада. Такая схема и будет использоваться в нашей курсовой работе.

Схема СОС на Рис. 2 очень популярна в однокаскадных ОИТУН класса А, используемых в высокочастотных схемах на переключаемых конденсаторах  (фильтрах, ΣΔ модуляторах). Типичным примером является ОИТУН "вложенный" каскод, изображенный на Рис. 2, на базе которого рассмотрим принцип работы схемы СОС на Рис. 2. Работа схемы СОС базируется на одинаковости превышения над порогом транзистора Mn1 схемы СОС и транзисторов Mn1а и Mn2а в ОИТУН. Переключаемые конденсаторы  и  схемы СОС доставляют на конденсаторы синфазной обратной связи  и  заряд, создающий на конденсаторах синфазной обратной связи напряжение, равное половине питания минус потенциал затвора транзистора Mn1. Потенциал  объединенных нижних обкладок  и  в каждом такте передается на объединенные затворы Mn1a и Mn2a ОИТУН, поэтому после некоторого количества тактов напряжение на  и , возникающее на них после подключения к диоду и к «земле», установится на  и , станет неким синфазным опорным напряжением внутри ОИТУН, равным  и будет поддерживаться за счет «подпитки» в каждом такте конденсаторами  и .

Рис. 3. Блок – схема прототипа

На Рис 6 изображена блок-схема прототипа. Он состоит из ядра АЦП, логики цифрового исправления, и генератора тактового сигнала. Чтобы максимизировать PSRR и минимизировать гармонические искажения, все аналоговые сигналы должны быть полностью дифференциальными. Предположим, что все этапы идентичны, чтобы минимизировать время проектирования. Далее основной архитектурной характеристикой является разрешение каждого каскада. Оно определяет число каскадов, необходимое, чтобы получить разрядность равную 10 и устанавливает значение межкаскадного усиления. Выбор оптимального разрешения каскада (stage resolution) определяется двумя факторами: скоростью преобразования и линейностью. Для работы с большинством видео приложений, необходима скорость преобразования в 20 Msamples/s. Данная скорость соответствует периоду преобразования длительностью 50 нс, который разделен на две неперекрывающихся фазы каждая длительностью в 1 период тактового генератора. В результате время установления выходного напряжения операционного усилителя (op-amp settling time) должно быть меньше 25 нс. Кроме того, коэффициент усиления разомкнутого операционного усилителя должен быть больше чем 2000 для получения 10-b линейности в ADC (to get 10-b linearity in the ADC). Для удовлетворения этих требований должно быть выбрано минимальное разрешение (stage resolution) потому что это минимизирует требуемое межкаскадное усиление, а это, в свою очередь, максимизирует полосу пропускания – полоса пропускания в любой технологии ограничена. Однако, некоторая избыточность должна быть обеспечена, чтобы устранить эффекты вызванные нелинейностью ADSC и межкаскадным смещением на общей линейности (interstage offset on overall linearity). Для сбалансирования этих проблем здесь выбирается разрешение (stage resolution) равное 1,5-b, то есть имеется три возможных выхода от каждого каскада. С межкаскадным усилением 2, каждый каскад прибавляет 1 бит к общему разрешению. Другие 1/2 b в каждом каскаде избыточны (The other 1/2 b in each stage is redundant). Логика цифрового исправления устраняет эту избыточность и обеспечивает 10-битный выход. Все каскады, кроме последнего, содержат один операционный усилитель и два компаратора, последний каскад содержит 3 компаратора. Так как всего имеется девять каскадов, то получаем, что используется девять операционных усилителей и 19 компараторов.

Полный 2-b MDAC с усилением 2 требует шести эквивалентных конденсаторов (четыре для выборки и два для интегрирования) и способен к генерированию пяти уровней цифро-аналогового преобразования. Одним из способов увеличения ширины полосы пропускания при замкнутой цепи обратной связи (closed-loop bandwidth) и скорости такого УЦАП является увеличиение коэффициента обратной связи. добиться этого, не изменяя усиление, можно путём удаления двух конденсаторов выборки, при этом MDAC будет помещать входные выборки  на оставшиеся два конденсатора выборки и на конденсаторы предназначенные для интегрирования.

Рис. 4. Схема УЦАП.

На рис. 4 изображена схема УЦАП получающегося в результате удаления 2 конденсаторов. Он состоит из операционного усилителя, четырех конденсаторов одинакового номинала, и нескольких переключателей.

Рис. 5. Временная диаграмма синхросигналов.

На Рис. 5 изображена временная диаграмма  синхросигналов. Два основных тактовых сигнала, и , ненакладываются. Для уменьшения ошибки передачи выборки-хранения (ошибки возникающей при переносе значения входного сигнала на конденсаторы хранения), используются два дополнительных тактовых сигнала  и . В то время как ,  и  равны 1, входы операционного усилителя соединены друг с другом и с bias 6, а входы усилителя выборки хранения (SHA) соединены каждый с конденсаторами выборки Cs и с конденсаторами интегрирования Ci. Когда  становится равным 0, входы операционного усилителя отсоединяются от bias 6, но всё ещё остаются соединенными друг с другом, пока не станет равным 0 сигнал , когда это происходит, входные сигналы считаются выбранными на все конденсаторы (Ci и Cs); то есть время, в течение которого происходила выборка заканчивается в изменением на 0 сигнала . Пока сигнал  равен 1, конденсаторы интегрирования соединены с выходами операционного усилителя, а конденсаторы выборки соединены друг с другом, положительный заряд, или отрицательной заряд (the positive reference, or the negative reference) получается в зависимости от состояния цифровых входов X–Z. Результирующий выходной сигнал состоит из двух частей: первая является результатом соединения конденсаторов интегрирования, а вторая является результатом перетекания заряда между конденсаторами выборки и конденсаторами интегрирования. Так как только вторая часть является зависимой от соотношения номиналов, прямая связь (feedforward) уменьшает эффект конденсаторного несоответствия на межкаскадном усилении. Это важно, потому что точность межкаскадного усиления 2 определяет линейность АЦП. Чтобы минимизировать ошибку усиления без обрезки и необходимости полного диффрененцирования,  конденсаторы расположенные методом (common-centroid - с общим центром)  с окружающими их фиктивными конденсаторами используются в MDAC.

Поскольку сигналы с  цифровых входов X-Z управляют только двумя конденсаторами, этот ЦАП генерирует только три уровня. Без учёта влияния паразитных компонентов, коэффициент обратной связи будет равен , или 1/2, когда . При тех же условиях, коэффициент обратной связи в стандартном 2-b MDAC (с двумя дополнительными конденсаторами выборки) будет , или 1/3. Если трехуровневый и 2-b MDAC используют один и тот же операционный усилитель, это различие в коэффициентах обратной связи превращается в такое же различие в коэффициентах усиления по петлям обратной связи (loop gains); поэтому, без учёта паразитных компонентов, получаем, что трехуровневый MDAC на 50 % быстрее, чем его стандартный 2-b аналог. Это важно, потому что скорость MDAC ограничивает скорость преобразования АЦП.

Большинство различных архитектур операционных усилителей могут дать коэффициент усиления при разомкнутой цепи, по крайней мере, 2000; однако, немногие из них могут обеспечить время установления выходного напряжения меньшее 25 нс в 1- технологии CMOS. Предыдущие проекты быстрых операционных усилителей на переключаемых конденсаторах использовали класс A/B и folded-cascode архитектуру. Чтобы минимизировать сигнально-зависимый ток источника питания, и избавить от необходимости использовать p-канальные транзисторы на пути следования сигнала, здесь используется не сложенный каскодный операционный усилитель класса А.

Рис. 6. Схема операционного усилителя.

На Рис. 6 изображена схема операционного усилителя. Он состоит из входной дифференциальной пары (,), источника тока (a tail current source) (), двух уровней n-канальных каскодных транзисторов (-), и p-канальных double-cascode источников тока (-) в качестве нагрузки. Синфазная обратная связь на переключаемых конденсаторах и цепь смещения (high-swing bias circuit) используются, но не показаны, для простоты. Согласно результатам моделирования, усиление операционного усилителя составляет приблизительно 80 дБ, и значение на его выходе устанавливается в течение 20 нс с точностью до 0.05 %. Дополнительный уровень каскодов здесь вводится, чтобы увеличить усиление в разомкнутой петле операционного усилителя (op-amp openloop gain) фактором приблизительно равным 4, чтобы уменьшить нелинейность АЦП.

Рис. 7. Схема компаратора.

На рис. 7 изображена схема компаратора. Схема содержит folded-cascode усилитель (-) в котором нагрузка была заменена на триггерную защёлку (-). Архитектура folded-cascode была выбрана потому, что n-канальный транзистор может быть использован и как дифференциальная пара и как защёлка. Когда  включён выходы компаратора соединены вместе и подключены к звтворам и . В этой конфигурации дифференциальное напряжение течёт из каскада через . Когда  выключается, выходы компаратора разделяются, оставляя и  соединенными в конфигурации с положительной обратной связью. В результате, дифференциальное напряжение, идущее из каскадов, заряжает паразитные ёмкости выходного узла и выход закрывается. Именно поэтому один выход подключён к положительному питанию, а другой к земле. Поэтому защёлка переключаемая напряжением не нуждается в резистивной нагрузке. Это уменьшает выходные паразитные ёмкости, и как следствие - число резистивных нагрузок, в результате чего ускоряется работа компаратора. Согласно результатам моделирования компаратору необходимо около 8 нс чтобы для установления значения на выходе и около 4 нс чтобы закрыться с дифференциальным входом в 1 мВ.

Практическая часть. Выполнение.

Создание схемы ключа

Известно, что АЦП должен оцифровывать отсчёты, идущие со скоростью 20-Msample/s, то есть  отсчётов в секунду, поэтому ключи, используемые в данной схеме должны обеспечивать достаточное быстродействие, именно поэтому будем использовать КМДП ключи. При этом ток, идущий через ключ, должен успевать заряжать подключенную к выходу ключа ёмкость за время, пока ключ открыт, то есть за период дискретизирующего сигнала:

Создадим схему ключа и затем скорректируем её параметры так чтобы она удовлетворяла заданным параметрам быстродействия.

Рис 8. Схема КМДП ключа.

Рис 9. Схема анализа КМДП ключа.

Известно, что чем больше ширины транзисторов ключа тем лучше будет его проводимость, однако увеличение ширин приводит к увеличению искажения вносимого транзистором в сигнал (при закрытии ключа паразитная инжекция искажает значение заряда на ёмкости, присоединённой к выходу ключа, что приводит к искажению сигнала).

Помимо этого инжекция возрастает при использовании ключей с разными значениями ширин n и p канальных транзисторов, что демонстрирует рисунок 10.

Рис 10. Увеличение инжекции при использовании транзисторов с разными ширинами.

Исходя из этого, будем использовать транзисторы одинаковой ширины.

Несмотря на использование транзисторов одинаковой ширины искажение в «хранимом» значении потенциала всё равно будут, чтобы их уменьшить, необходимо уменьшать ширины транзисторов, однако из-за этого снижается быстродействие ключа. Это демонстрируют рисунки 11 и 12.

Рис 11. Влияние ширин транзисторов на быстродействие ключа.

Рис 12. Влияние ширин транзисторов на искажение, вносимое ключом.

Наиболее оптимальным вариантом будут следующие параметры ключа:

Ширины транзисторов:

Длины транзисторов:

Создание схемы компаратора

Рис 13. Схема компаратора.

Рис 14. Схема питаний компаратора.

Компаратор имеет следующие параметры

Ширина n-канальных транзисторов в схеме компаратора: wmosn=10 мкм

Ширина p-канальных транзисторов в схеме компаратора: wmosp=30 мкм

Ширина n-канальных транзисторов в схеме питаний: wbn=3,333 мкм

Ширина p-канальных транзисторов в схеме питаний: wbp=13,333 мкм

Ширина транзистора М14 (находится в крутой области): wmn=1 мкм

Ширина транзистора М20 (находится в крутой области): wmp=5 мкм

При таких параметрах достигается наиболее оптимальный показатель быстродействия компаратора: время установления сигнала на выходе компаратора должно быть менее 8 нс

Рис 15. Временной анализ компаратора.

Создание схемы усилителя

В основе усилителя будем использовать изогнутый ОИТУН. В качестве синфазной обратной связи будем использовать схему синфазной обратной связи на переключаемых конденсаторах. Однако, для проведения частотного анализа усилителя и анализа по постоянному току нам понадобится наличие фиктивной схемы синфазной обратной связи, так как обычная схема синфазно обратной связи работает только при наличии переходных процессов, которых не будет при вышеуказанных типах моделирования.

Исходя из вышесказанного схема усилителя пригодная для всех видов анализа а также использования в АЦП приведена на рис 16.

Схема питаний усилителя такая же, как и схема питаний компаратора, поэтому её приводить ещё раз не будем.

Переключаемые конденсаторы управляются тактовыми сигналами pp2, эти сигналы не накладываются.

Рис 17. Схема усилителя.

Схема усилителя имеет следующие параметры (необходимо учитывать, что различные транзисторы имеют различное число затворов, здесь же представлены размеры одного затвора):

Ширина n-канальных транзисторов в схеме усилителя: wmosn=10 мкм

Ширина p-канальных транзисторов в схеме усилителя: wmosp=30 мкм

Ширины транзисторов ключей в схеме синфазной обратной связи: wsinf=10 мкм

Ёмкость конденсаторов синфазной обратной связи:

Ёмкость конденсаторов синфазной обратной связи:

Для наглядности приведём увеличенную схему усилителя:

Рис 18. Увеличенная схема усилителя.

Рассчитаем  ёмкости выходных узлов. Ёмкость  состоит из ёмкостей стоков и перекрытий затвор-сток транзисторов М6 и М0, найдём их:


Проведём анализ данного усилителя.

Рис 19. Частота единичного усиления и запас фазы.

Частота единичного усиления:

Запас фазы (равен значению фазы на частоте единичного усиления)

Рис. 20. Коэффициент усиления и частота единичного усиления.

Максимальный коэффициент усиления:

Частота основного полюса:

Создание схемы АЦП малой разрядности (внутри каскада)

В данной схеме 10-разрядного АЦП в каждом каскаде будет содержаться 1-разрядный АЦП. Как известно для создания 1 разрядного АЦП требуется всего 1 компаратор, однако в данном случае необходимо будет 3 компаратора: первый компаратор необходим для непосредственно оцифровки, а другие 2 компаратора определяют: находится ли входной сигнал в пределах определённых границ, а именно: от  до .

Рис 21. Схема АЦП каждого каскада.

Поскольку мы работаем с полностью дифференциальными схемами, то фактически нам понадобится два вышеописанных АЦП: один на «положительную составляющую», другой на «отрицательную составляющую» полностью дифференциального сигнала.


Создание схемы ЦАП

Схема ЦАП является ключевой схемой в 10-разрядном АЦП, поскольку она спроектирована так, что помимо непосредственно ЦАП включает в себя: усилитель выборки хранения (SHA), вычитатель, и умножитель на 2.

Рис 22. Схема ЦАП.

Основой данной схемы являются конденсаторы Cs (выборки) и Ci (в составе интегратора),

Значения ёмкостей этих конденсаторов подбираются исходя из максимально допустимого шума АЦП, который определяется шумом интегратора.

При опорном напряжении , получаем максимальный размах напряжения , что при использовании 10-разрядного АЦП даёт шаг , очевидно что шум не должен превышать это значение то есть:

Подходящим в данном случае диапазоном значений напряжения шума будет диапазон: от 300 мкВ до 500 мкВ. Возьмём значение 400 мкВ и исходя из него рассчитаем ёмкость:

Очевидно достаточно ёмкости

Данная схема управляется 4 тактовыми сигналами (рис 23), засчёт которых и осуществляется такая высокая интеграция функций.

Рис 23. Тактовые сигналы для управления ЦАП.

Для работы ЦАП необходимо наличие специальной логики, которая осуществляет управление ЦАП в зависимости от выходных сигналов 1 и 3 компараторов (которые отвечают за определение положения сигнала между  и )

Структура работы схемы следующая: в зависимости от значений на выходах компараторов ЦАП с помощью сигналов X, Y и Z корректирует выходное значение сигнала ЦАП (не конкретно ЦАП, а всей схема, которая осуществляет множество функций) которое уже усиленно и поступает в следующий каскад.

Представим сначала данную логику в виде функции.

- сигналы срабатывания компараторов.

Очевидно что:

Исходя из полученных формул, составим из простейших вентилей следующую схему:

Рис 24. Логика управления ЦАП.

Проведём анализ ЦАП, подав на его вход сигнал, лежащий в пределах от  до . В этом случае будут срабатывать только два нижних компаратора, то есть на выходах компараторов получим:

Такие К, после прохождения управляющей логики дадут единицу на выходе Z, что приведёт к замыканию соответствующего ключа, в результате чего сигнал на выходе будет иметь вид усиленного вдвое сигнала на входе.

Рис 25. Входной сигнал ЦАП.

Рис 26. Выходной сигнал ЦАП при входном сигнале в пределах от  до .

Вывод

По материалам, переведенной нами, американской статьи мы получили аналоговую часть конвейерного АЦП, а именно, схему 1 каскада данного АЦП. Помимо этого для полной сборки прибора необходима схема цифрового исправления, которая преобразует биты, получающиеся на выходе каждого каскада, в окончательный цифровой код сигнала.

Список использованной литературы

Учебно-методические разработки для самостоятельной работы студентов по курсу: «Основы схемотехники КМДП аналоговых ИМС» Под ред. д.т.н. проф. В.В. Баринова.

В.В. Баринов, Ю.В. Круглов, А.Г. Тимошенко, 2007

PAGE   \* MERGEFORMAT 1