53284

Загальна характеристика дешифраторів

Контрольная

Коммуникация, связь, радиоэлектроника и цифровые приборы

У загальному випадку дешифратор має n однофазних входів іноді 2n парафазних і m=2ⁿ виходів де n – розрядність довжина коду який дешифрується. Індекс функції Fi визначає номер обраного виходу і відповідає десятковому еквіваленту вхідного коду. Тому дешифратор є перетворювачем вхідного позиційного коду в унітарний вихідний код.

Украинкский

2014-04-01

136.5 KB

4 чел.

1 Загальна характеристика дешифраторів:

а) основні поняття та визначення

 Дешифратором називається функціональний вузол комп’ютера, призначений для перетворення кожної комбінації вхідного двійкового коду в керуючий сигнал лише на одному із своїх виходів. У загальному випадку дешифратор має n однофазних входів (іноді 2n парафазних) і m=2ⁿ виходів, де n – розрядність (довжина) коду, який дешифрується. Дешифратор з максимально можливим числом виходів m=2ⁿ називається повним. Функціонування повного дешифратора описується системою логічних виразів вигляду:

де X1,..., Xn – вхідні двійкові змінні; F0, F1,..., Fm-1 – вихідні логічні функції, що являють собою мінтерми (конституєнти 1) n змінних. Індекс функції Fi визначає номер обраного виходу і відповідає десятковому еквіваленту вхідного коду. Вихід, на якому з’являється керуючий сигнал, називається активним. Якщо значення сигналу на активному виході відображається лог.1, то на решті пасивних виходів встановлюється лог.0. Двійковий код, який вміщує завжди тільки одну одиницю, а інші – нулі, називається унітарним. Тому дешифратор є перетворювачем вхідного позиційного коду в унітарний вихідний код. У дешифраторах в інтегральному виконанні стан активного виходу часто відображається значенням лог.0, а на інших пасивних виходах установлюється лог.1. Функціонування повного дешифратора з інверсними виходами представляється системою виду: ………….………………………………. де L0, L1, ... , Lm-1 – вихідні логічні функції, що є макстермами (конституєнти 0) n змінних. Індекс функції Li визначає номер вибраного виходу і відповідає десятковому еквіваленту вхідного коду. Між двома видами вихідних функцій існує простий зв’язок:

б) класифікація дешифраторів Дешифратори класифікують за такими ознаками: - способом структурної організації – одноступеневі (лінійні) і багатоступеневі, в тому числі пірамідальні та прямокутні (матричні); - форматом вхідного коду – двійкові, двійково-десяткові; - розрядністю коду, який дешифрується – 2, 3, ..., n; - формою подачі вхідного коду – з однофазними і парафазними входами; - кількістю виходів – повні й неповні дешифратори; - видом вхідних стробуючих сигналів – в прямому або інверсному значеннях; - типом використовуваних логічних елементів – І, НЕ, ЧИ, НЕ І, НЕ ЧИ і т.д.

 в) основні характеристики дешифраторів 

До основних характеристик дешифратора відносять: число ступенів (каскадів) дешифрації, кількість використаних логічних елементів або мікросхем, загальне число входів логічних елементів, час дешифрації і споживану потужність.

г) умовні графічні позначення дешифратора Умовні графічні позначення дешифраторів на електричних схемах показані на рис.1. а  б  в Рисунок 1- Умовні графічні позначення дешифратора: а – на функціональних схемах; б, в – на принципіальних схемах

Логічна функція дешифратора позначається буквами DC (decoder). Мітки лівого додаткового поля в умовному позначенні відображають десяткові ваги вхідних змінних, а мітки правого додаткового поля відповідають десятковим еквівалентам вхідних комбінацій двійкових змінних. У схему дешифраторів вбудовуються один або два стробуючих (дозволяючих) входи, наприклад, W (рис.1, б). За допомогою сигналу на вході W визначається момент спрацювання дешифратора; крім того, вхід W використовується для нарощування розрядності вхідного коду. На практиці повний дешифратор на n входів і m виходів для стислості називають дешифратором "з n в m" або "n −› m". Наприклад, дешифратор "з 3 у 8" – активізується одна з восьми вихідних ліній.

д) застосування дешифраторів

В комп’ютерах дешифратори використовують для виконання таких операцій: - дешифрації коду операції, записаного в регістр команд процесора, що забезпечує вибір потрібної мікропрограми; - перетворення коду адреси операнда в команді в керуючі сигнали вибору заданої комірки пам’яті в процесі записування або читання інформації; - забезпечення візуалізації на зовнішніх пристроях; - реалізації логічних операцій та побудови мультиплексорів і демультиплексорів.

Використання дешифраторів для дешифрації коду операції і адреси операнда, розташованих в регістрі команд процесора, показано на рис.2. Дешифрація коду операції в пристрої керування (ПК) визначає тип машинної команди. Дешифрація адреси операнда в оперативній пам’яті (ОП) забезпечує доступ до вказаної комірки пам’яті для записування або зчитування даних. Рисунок 2- Ілюстрація використання дешифраторів

2 Лінійні дешифратори на два входи і чотири виходи

 У лінійному дешифраторі "з n в m" кожна вихідна функція Fi реалізується повністю окремим n-вхідним логічним елементом при використанні парафазного вхідного коду. Логіка роботи повних дешифраторів на два входи X1, X2 і чотири прямих виходи F0, F1, F2, F3 і чотири інверсних виходи L0, L1, L2, L3 наведена в табл.1 і 2 відповідно.

а) лінійні дешифратори на елементах І

За даними табл.1 отримують систему логічних функцій в ДДНФ:

Для лінійного дешифратора зі стробуючим входом W система рівнянь (1) набуває вигляду:

Схеми лінійних дешифраторів на основі рівнянь (1) и (2) показані на рис.3. а  б 

Рисунок 3- Схеми лінійних дешифраторів на елементах І: а – з парафазними входами; б – з однофазними входами і стропуванням.

У схемі, зображеній на рис. 3, б використовується однофазний вхідний код, оскільки інверсії змінних утворюються елементами НЕ. Якщо сигнал на стробуючому вході W=0, то робота дешифратора блокується – на всіх виходах установлюються логічні нулі незалежно від значень вхідних змінних. При W=1 дешифратор функціонує згідно з табл.1.

б) лінійні дешифратори на елементах ЧИ

 За даними табл.2 записується система логічних функцій в ДКНФ:

 (3) Схема лінійного дешифратора з парафазним вхідним кодом та інверсними виходами, побудована згідно з рівнянням (3) на елементах ЧИ, показана на рис. 4, а. Для лінійного дешифратора із стробуючим W входом система керування (3) набуває вигляду: (4) Схема лінійного дешифратора на основі рівнянь (4) показана на рис.4, б. а  б Рисунок 4- Схема лінійних дешифраторів на елементах ЧИ: а – з парафазними входами; б – з однофазними входами і стробуванням

Тут використовується однофазний вхідний код, оскільки інверсії змінних утворюються елементами НЕ. Якщо сигнал на стробуючому вході W=1, то робота дешифратора блокується – на всіх виходах встановлюються лог. 1 незалежно від значень вхідних змінних. При W=0 дешифратор функціонує згідно з табл.2. 3 Пірамідальні дешифратори

 У пірамідальному дешифраторі число ступенів на одиницю менше розрядності вхідного коду, тобто K=n–1. В усіх ступенях використовуються тільки двовходові логічні елементи. На першому ступені використовуються лінійні дешифратори на два входи і чотири виходи. Число логічних елементів у кожному ступені дорівнює  , де i=1, 2, ..., k. Це означає, що кожен подальший ступінь має в два рази більше елементів, ніж попередній. Вихід елемента i-го ступеня підключається до входів тільки двох елементів (i+1)-го ступеня. Пірамідальна структура для реалізації повного дешифратора "з 3 в 8" описується системою мінтермів виду: Схема пірамідального дешифратора з парафазним вхідним кодом на три входи і вісім виходів показана на рис.5. На першому ступені дешифруються змінні X2 і X1, на другому ступені добавляється розряд X3. При більшому числі розрядів дешифрованого коду, наприклад, n>10, дешифратор в n/4 економічніше лінійного. Рисунок 5 - Схема пірамідального дешифратора на три входи і вісім виходів

Основним недоліком пірамідального дешифратора є велике число ступенів, що суттєво збільшує час дешифрації коду.

Прямокутні дешифратори

Прямокутний дешифратор будується за двоступеневою схемою. При цьому вхідний код розбивається на дві групи по n/2 розрядів при парному n; при непарній розрядності групи вміщують нерівне число змінних. Дві групи змінних декодуються на першому ступені двома повними лінійними (можливо і пірамідальними) дешифраторами, а на другому ступені формуються вихідні функції. Умовно вважають, що один з дешифраторів першого ступеня формує адреси рядків матриці, а другий – адреси стовпчиків матриці. На перетині ліній рядків і стовпчиків підключається m=2ⁿ двовходових схем збігу, які утворюють другий, вихідний ступінь дешифратора. При парному n матриця вентилів квадратна, при непарному n – прямокутна. Тому такі дешифратори називаються матричними або прямокутними. Запишемо систему вихідних функцій повного дешифратора "з 4 в 16" у вигляді таких скорочених значень: (5) де введені дворозрядні функції і які реалізуються дешифраторами рядків і стовпчиків відповідно: (6) Схема прямокутного дешифратора на основі рівнянь (5) і (6) показана на рис.6. Рисунок 6 - Схема прямокутного дешифратора При великому числі розрядів прямокутний дешифратор майже у n/2 рази економічніший лінійного і у два рази – пірамідального.

 

Багатоступеневі дешифратори. Каскадування дешифраторів Принцип побудови багатоступеневих дешифраторів полягає у послідовному розбитті вхідного багаторозрядного коду до отримання у кожній групі двох - трьох розрядів. Як приклад на рис. 7 показано розбиття коду, який дешифрується для n=10 і n=13. Після цього багатоступенева схема дешифратора зображується у вигляді з’єднання ряду лінійних схем. Рисунок 7- Розбиття вхідного коду, який дешифрується на групи: а – при n=10; б – при n=13

Під каскадуванням (нарощуванням) розуміють спосіб з’єднання дешифраторів у вигляді мікросхем середнього ступеня інтеграції для одержання більшої розрядності вхідного коду. З’єднання двох трирозрядних дешифраторів типу K555ИД3 для декодування чотирирозрядного коду показано на рис. 8. Вхідні змінні X1, X2 і X3 подаються паралельно на входи обох дешифраторів: змінна X4 подається безпосередньо на вхід стробування першого дешифратора, через інвертор – на вхід стробування другого дешифратора. Ця каскадна схема працює так. Якщо значення старшого розряду вхідного коду X4 = 0, то в роботу включається перший дешифратор з інверсними вісьмома виходами L0,..., L7, при цьому другий дешифратор блокований (вимкнений) і на його виходах L8,..., L15 встановлюються високі рівні. При X4=1 блокується перший дешифратор і включається в роботу друга мікросхема. Таким чином, через наявність стробуючого входу два трирозрядних дешифратори утворюють схему дешифрації чотирирозрядного коду.


 

А также другие работы, которые могут Вас заинтересовать

20206. Контроль загрязнения почв 38 KB
  Кроме ПДК в номенклатуру санитарного состояния почв входят показатели: Общее количество аммонийного азота. Общее количество нитратного азота. Общее количество хлоридов. Общее количество пестицидов.
20207. ИССЛЕДОЛВАНИЕ ДИФФЕРЕНЦИАЛЬНЫХ СИСТЕМ 96 KB
  Для получения равноплечной дифференциальной системы соединяются дужками гнезда 10 16 при этом коэффициенты трансформации равны: Для получения неравноплечной дифференциальной системы соединяются дужками гнезда 10 16 при этом коэффициент трансформации равны Резисторная дифференциальная схема состоит из четырех резистров по 600 Ом образующих равноплечный мост рис. Для этого соединить дужкой гнезда 11 16 а к гнездам ГЕН 23 27 подключить измерительный генератор с частотой...
20208. ИЗУЧЕНИЕ ОКОНЕЧНОЙ АППАРАТУРЫ СИСТЕМЫ ПЕРЕДАЧИ К - 60П 148.5 KB
  Шестидесятиканальная система передачи на транзисторах К 60П предназначена для уплотнения симметричного кабеля диаметром жил 12мм в спектре частот 12 252 кГц. Работой устройств АРУ управляют токи контрольных частот: 16кГц наклонная 112 кГц криволинейная 248 кГц плоская. Индивидуальное преобразование спектра частот 03 34 кГц каждого из 12 каналов тональной частоты осуществляется соответственно с помощью одной из несущих частот: 108; 104; ; 64 кГц. В результате этого преобразования образуется спектр стандартной первичной...
20209. ИЗУЧЕНИЕ КОДИРУЮЩЕГО УСТРОЙСТВА 33 KB
  Сигнал на выходе компаратора зависит от соотношения Iвх и Iэт если Iвх Iэт на выходе компаратора логическая 1 . Если Iвх Iэт на выходе компаратора логический 0 . Сигнал строб 1 формирует импульс кодовой группы а сигнал строб 2 в зависимости от решения компаратора оставляет эталонный ток включенным до конца кодирования отсчета если Iвх Iэт или выключает эталонный ток данного разряда если Iвх Iэт. Наименование импульсов Амплитуда Примечание ТИ Строб 1 Строб 2 РИ 2вых Iэт 23 = 8 Iэт 22 = 4 Iэт 21 = 2 Iэт 20 = 1...
20210. ИССЛЕДОВАНИЕ РЕГЕНЕРАТОРА ЦСП 35 KB
  Подключить шнуры питания макета и измерительные приборы к розеткам сеть 220В . Включить тумблеры питания настроить измерительные приборы. Исследовать работу датчика кодовых групп ДКГ: поставить на макете ключ 1 в положение РУЧ при этом работой ДКГ можно управлять вручную кнопкой при помощи ручного датчика импульсов РДИ для контроля состояния комбинации кодовой группы используются светодиоды; при помощи шнуров подключить 1ый вход осциллографа к выходу ДКГ и настроить осциллограф на неподвижное изображение импульсов на экране для этого...
20211. НЕОБСЛУЖИВАЕМЫЙ РЕГЕНЕРАЦИОННЫЙ ПУНКТ НРП-К12 СИСТЕМЫ ПЕРЕДАЧИ ИКМ-30 57.5 KB
  Ознакомиться с составом оборудования и конструкцией НРПК12 ИКМ30. Изучить структурную схему НРП. Оборудование НРП.
20212. ПРИНЦИПЫ ПОСТРОЕНИЯ МНОГОКАНАЛЬНОЙ СИСТЕМЫ ПЕРЕДАЧИ С ЧАСТОТНЫМ РАЗДЕЛЕНИЕМ КАНАЛОВ 1.32 MB
  Источниками первичных сигналов являются генераторы синусоидальных сигналов Г. Зарисовать осциллограмму следующих сигналов: первичных сигналов первого второго и третьего каналов форму напряжений на выходе генераторов Г; несущих частот этих каналов гнезда 789; на выходе каждого модулятора предварительно соединив дужкой источник первичного сигнала с соответствующим модулятором; на выходе каждого канального фильтра; группового сигнала: а для случая одного канального сигнала; б для случая двух канальных сигналов; в для случая трех...
20213. ИЗУЧЕНИЕ ПРИНЦИПОВ ПОСТРОЕНИЯ АППАРАТУРЫ МНОГОКАНАЛЬНОЙ СВЯЗИ С РАЗДЕЛЕНИЕМ КАНАЛОВ ПО ВРЕМЕНИ 77.5 KB
  Соединив гнезда 12 14 и 16 17 включают между ними усилитель имитирующий линию с нелинейными искажениями. Зарисовать осциллограмму следующих сигналов: первичных сигналов одного канала например первого гнездо 1; групповой сигнал на выходе сумматора гнездо 12 предварительно соединив дужкой гнезда 1 2; сигналы в точках 26 и 29 соединив дужками гнезда 12 13 15 17. Групповой сигнал на выходе сумматора гнездо 12 при подключении всех трех каналов соединив дужками гнезда 2 4 5 6. Подключить усилитель имитирующий линию с...
20214. ИССЛЕДОВАНИЕ ЭЛЕКТРИЧЕСКИХ ХАРАКТЕРИСТИК КАНАЛА ТОНАЛЬНОЙ ЧАСТОТЫ 90.5 KB
  Исследование основных электрических характеристик канала тональной частоты ТЧ. Изучение характеристик канала ТЧ и методов их измерения. Измерение характеристик канала ТЧ.