6019

Синтез та дослідження роботи лічильників на основі тригерів

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Мета роботи: вивчення принципів побудови лічильників і лічильних схем, виконаних на основі тригерних інтегральних мікросхемах. У процесі виконання роботи студенти оволодівають практичними навиками побудови підсумовуючих, віднімаючих і реверсивних лічильних схем...

Украинкский

2012-12-27

13.15 MB

70 чел.

Синтез та дослідження роботи лічильників на основі тригерів

Мета роботи: вивчення принципів побудови лічильників і лічильних схем, виконаних на основі тригерних інтегральних мікросхемах. У процесі виконання роботи студенти оволодівають практичними навиками побудови підсумовуючих, віднімаючих і реверсивних лічильних схем з натуральним порядком лічби на основі D-тригерів і JK-тригерів і збирають різні лічильні схеми, досліджують їхню працездатність на основі К155ТМ2 і К155ТВ1, заповнюють таблиці станів лічильника, знімають осцилограми з виходів лічильника. Проведення досліжень може здійснюватися на стенді «Схемотехнік» або засобами моделюючого середовища EWB.

1. Загальні положення.

Однією з найпоширеніших операцій, що виконуються в обчислювальних пристроях цифрової обробки інформації, є підрахунок числа сигналів. Вузол обчислювальних пристроїв, який призначений для підрахунку числа вхідних сигналів, називається лічильником. Класифікують лічильники за системою числення, за операцією, яка реалізуються, за організацією ланцюгів переносу та за іншими ознаками [1].

Основою будь-якого лічильника служить лінійка з декількох тригерів. Різні варіанти лічильників відрізняються схемами керування цими тригерами. Між тригерами додаються логічні зв'язки, призначення яких заборонити проходження в циклі підрахунку "зайвих" імпульсів.

До основних параметрів лічильника відносяться:

Кмодуль лічби або коефіцієнт перерахунку лічильника;

Nємність лічильника;

fmax —максимальна частота надходження вхідних сигналів;

tb —час встановлення лічильника.

Для лічильників, які спрацьовують по рівню тактового сигналу, tb характеризує максимальний часовий інтервал між моментом надходження лічильного сигналу й моментом установлення коду лічильника. Для лічильників, які працюють у режимі з внутрішньою затримкою, tb визначається максимальним часом між моментом закінчення лічильного сигналу й моментом встановлення коду лічильника. Максимальний час встановлення лічильника tb max (із стану 11... 1 в стан 00...0) буде залежати від організації переносу. Параметри fmax, і tb max визначають швидкодію лічильника.

1Л Лічильники зі звичайним порядком лічби.

Простий лічильникце один тригер з лічильним входом (Т-тригер), який здійснює підрахунок і зберігання результату підрахунку не більше двох сигналів. З'єднавши декілька лічильних тригерів певним чином, дістанемо схему багаторозрядного лічильника. При цьому кожен тригер ділить частоту вхідних імпульсів на 2, тобто є подільником частоти на 2. У складі сучасних серій лічильних мікросхем для побудови лічильників знайшли широке застосування D-тригери та JK-тригери, які попередньо переводяться в режим роботи Т-тригера.

1.1.1 Для переведення D-тригера в режим роботи в якості Т-тригера: його інверсний Q- вихід з'єднують з D-входом і при цьому синхронний С-вхід стає Т-входом з імпульсним прямим лічильним входом '['(спрацювання тригера здійснюється за додатним перепадом з 0 до 1).

Підсумовуючий асинхронний лічильник на D-тригерах отримаємо, якщо інверсний Q- вихід попереднього тригера з'єднати з С-входом наступного тригера (рис.1). Асинхронний в таких схемах означає послідовний або, іншим словом, послідовний наскрізний перенос між розрядами, відповідно швидкодія спрацювання одного такту рахунку буде визначатися сумарною затримкою сигналу на всіх розрядах лічильника).

Для переведення D-тригера в режим роботи в якості Т-тригера: - його інверсний Q-вихід з'єднують з D входом і при цьому синхронний С-вхід стає Т-входом з імпульсним прямим

ЛІЧИЛЬНИМ ВХОДОМ (І) .

Підсумовуючий асинхронний (з послідовним переносом) лічильник на D-тригерах отримаємо, якщо інверсний Q-вихід попереднього тригера з'єднати з С-входом наступного тригера (рис.1). У віднімаючому лічильнику прямий Q-вихід попереднього тригера з'єднати з С-входом наступного тригера (рис.2).

Реверсивний асинхронний (з послідовним переносом) лічильник на D-тригерах отримаємо, якщо прямі Q-виходи та інверсні Q-виходи попереднього тригера з'єднати з С- входом наступного тригера через керовані схеми збігу (рис.З).

  1.  Дослідження асинхронного 4-розрядного підсумовуючого лічильника на основі D-тригерів (мікросхеми К155ТМ2)
  2.  Встановити відповідне підключення на стенді (на основі рис.1).
  3.  Дослідити асинхронний 4-розрядний підсумовуючий лічильник. Замалювати схеми, часові діаграми і таблиці станів.
  4.  Дослідження асинхронного 4-розрядного віднімаючого лічильника на основі D- тригерів (мікросхеми К155ТМ2)
  5.  Встановити відповідне підключення на стенді (на основі рис.2).
  6.  Дослідити асинхронний 4-розрядний віднімаючий лічильник. Замалювати схеми, часові діаграми і таблиці станів.
  7.  Дослідження асинхронного 3-розрядного реверсивного лічильника на основі мікросхеми К155ТМ2
  8.  Встановити відповідне підключення на стенді (рис.З).
  9.  Дослідити реверсивний лічильник. Переконатися, що часові діаграми і таблиці станів відповідають наведеним на рис.З.

2.2 Дослідження лічильників на основі JK-тригерів (мікросхема К155ТВ1)

Мікросхема К155ТВ1 (рис. 6) - це один JK-тригер.

Рис. 2 Мікросхема К155ТВ1 (один JK-тригер):

а) - функціональна схема JK-тригера K155ТВ1;

б) - зовнішній вигляд IMC K155JIA3, К155ТМ2 і К155ТВ1 і нумерація їх виводів.

Для переведення JK-тригера в режим роботи в якості Т-тригера, - всі його J (Jl, J2, J3) і К (К1, К2, КЗ) входи під'єднують до живлення мікросхеми +Еж ( до логічної одиниці ) і при цьому синхронний С-вхід стає Т-входом з імпульсним інверсним лічильним входом (спрацювання тригера здійснюється за від'ємним перепадом з 1 до 0 -

При побудові підсумовуючого асинхронного лічильника на JK-тригерах необхідно з'єднати прямий Q-вихід попереднього тригера з С-входом наступного тригера. Часові діаграми роботи 4-розрядного асинхронного підсумовуючого лічильника на JK-тригерах з імпульсним інверсним лічильним С-входом відповідають синхронному, які приведені на рис.4г.

При побудові віднімаючого асинхронного лічильника на JK-тригерах необхідно з'єднати інверсний Q-вихід попереднього тригера з С-входом наступного тригера.

При побудові синхронних лічильників на JK-тригерах необхідно забезпечити паралельний перенос, який легко реалізується на JK-тригерах ( рис. 4 ), що мають по декілька J- та К-входів, з'єднаних знаком логічного множення &. Синхронний в таких схемах означає, що С-входи всіх тригерів запаралелені, і відповідно швидкодія спрацювання одиничного рахунку буде визначатися затримкою сигналу на одному тригері (розряді) лічильника.

  1.  Дослідження асинхронного 4-розрядного підсумовуючого лічильника на основі JK-тригерів (мікросхеми К155ТВ1)
  2.  Встановити відповідне підключення на стенді.
  3.  Дослідити асинхронний 4-розрядний підсумовуючий лічильник . Переконатися, що часові діаграми і таблиці станів відповідають наведеним на рис.4.
  4.  Дослідження синхронного 4-розрядного підсумовуючого лічильника на основі JK-тригерів (мікросхеми К155ТВ1)
  5.  Встановити відповідне підключення на стенді.
  6.  Дослідити асинхронний 4-розрядний підсумовуючий лічильник. Переконатися, що часові діаграми і таблиці станів відповідають наведеним на рис.4.

Рис. 4. Синхронний підсумовуючий 4-розрядний лічильник з паралельним переносом на JK-тригерах:

а) схема на JK-тригерах з одним J і К входом і додатковими логічними схемами збігу;

б) схема на JK-тригерах з трьома J і К входами;

в) таблиця станів схеми на JK-тригерах з трьома J і К входами;

г) часові діаграми схеми на JK-тригерів з трьома J і К входами.

Розглянуті лічильники мають коефіцієнт перерахунку К=2", де пчисло розрядів лічильника. Але на практиці часто виникає необхідність у лічильниках, коефіцієнт перерахунку яких відмінний від 2". Принцип побудови таких лічильників передбачає виключення "зайвих" стійких станів в лічильника з К=2", тобто в організації схем, які забороняють (виключають) деякі стани. Число заборонених станів М=(2") - К.

В залежності від того, які стани лічильника вибираються робочими, усі лічильники з довільним коефіцієнтом переліку можна розділити на лічильники з довільним або звичайним порядком лічби.

Розглянемо спосіб побудови лічильника із звичайним порядком лічби. У таких лічильниках зменшення числа стійких станів досягається за рахунок скидання його в нульовий стан при запису заданого числа сигналів. До лічильника додається логічний пристрій, який перевіряє умову: "код на лічильнику відображає число рівне К", і в залежності від результату перевірки направляє вхідний сигнал або в шину "встановлення 0" або на підсумування до записаного коду. Ця умова може бути перевірена n-вхідною схемою "І", зв'язаною з прямими виходами тих тригерів, які при запису в лічильнику числа К повинні знаходитись в стані "1". В якості n-вхідної схеми "І" використовують вбудовані n-вхідні схеми "І" входу R лічильника, наприклад, 2-вхідна схеми "І" - входи R1 і R2 лічильника К155ИЕ5.

1.2 Лічильники з довільним порядком лічби.

У практиці проектування лічильних схем з Кф2 часто застосовується принцип організації лічби на основі лічильників з К=2П+1, тобто на лічильниках, які дозволяють збільшити модуль рахунку на одиницю. Для побудови такого лічильника необхідний модуль рахунку треба представити у вигляді добутку співмножників (груп), кожний з яких складається з чисел степеня 2 і додаткових одиниць. Наприклад, 9=(2+1)(2+1) 10=(2+1)2=(4+1)2, 11=2(4+1), 12=4(2+1), 13=4(2+1)+! , 14=2x2(2+1)+!, 15=(2+1)(4+1).

 

2. Проведення експериментальних досліджень.

2.1 Дослідження лічильників на основі D-тригерів (мікросхема К155ТМ2)

Структурна і функціональна схема К155ТМ2 приведена на рис.5.

Рис. 5 Мікросхема К155ТМ2 (два D-тригери):

а) - структурна схема одного D-тригера К155ТМ2; б) - функціональна схема К155ТМ2;

DD 1.1, DDI.2

Рис. 1. Асинхронний підсумовуючий 3-розрядний лічильник на D-тригерах.

У віднімаючому асинхронному лічильнику на D-тригерах прямий Q-вихід попереднього тригера з'єднують з С-входом наступного тригера (рис.2).

Рис. 2. Асинхронний віднімаючий 3-розрядний лічильник на D-тригерах.

Реверсивні лічильники підраховують число імпульсів як у прямому, так і у зворотному напрямках. Для побудови реверсивних лічильників необхідно передбачити схеми, які пропускають сигнали на входи наступних тригерів або з інверсних Q, або з прямих Q-виходів попередніх тригерів (рис.З).

Рис. 3. Асинхронний реверсивний 3-розрядний лічильник на D-тригерах.

1.1.2 Для переведення двоступеневого JK-тригера в режим роботи в якості Т-тригера: його J і К входи під'єднують до живлення мікросхеми +Еж (до логічної одиниці) і при цьому синхронний С-вхід стає Т-входом з імпульсним інверсним лічильним входом І (спрацювання тригера на виході здійснюється за від'ємним перепадом з 1 до 0).

При побудові підсумовуючого асинхронного лічильника на JK-тригерах необхідно з'єднати прямий Q-вихід попереднього тригера з С-входом наступного тригера. Часові діаграми роботи 4-розрядного асинхронного підсумовуючого лічильника на JK-тригерах з імпульсним інверсним лічильним входом І відповідають синхронному, які приведені на рис.4г.

У віднімаючого асинхронного лічильника на JK-тригерах необхідно з'єднати інверсний Q-вихід попереднього тригера з С-входом наступного тригера. Асинхронні реверсивні послідовні лічильники на JK-тригерах будуються аналогічно до реверсивних лічильників на D- тригерах.

Асинхронні (з послідовним наскрізним переносом) схеми лічильників мають низьку швидкість. Час встановлення таких лічильників рівний сумі часу встановлення всіх тригерів (розрядів) лічильника.

Збільшення швидкодії можна досягти шляхом зменшення часу розповсюдження переносу, використовуючи лічильники з паралельними або груповими переносами (такі лічильники називають синхронними).

При груповому переносі багаторозрядний лічильник розбивають на декілька груп. У середині кожної групи організується паралельний перенос, а між групами послідовний перенос. Реалізація лічильників з паралельним переносом на одноступеневих D-тригерах потребує значних додаткових апаратурних затрат і, відповідно, призводить до ускладнення схеми.

Паралельний перенос легко реалізується на двоступеневих JK-тригерах, оскільки нема необхідності попередньо їх переводити в режим Т-тригера. За допомогою схем збігу є можливість переводити JK-тригери в режим лічби тільки тоді, коли прямі Q-виходи (для додавання) або інверсні Q-виходи (для віднімання) попередніх молодших розрядів рівні логічній 1. В іншому випадку (J=K=0 - пам'ять) є режим блокування лічби. С-входи всіх тригерів запаралелені і відповідні тригери спрацьовують одночасно, тому тривалість одиниці рахунку буде визначатися затримкою сигналу на одному тригері (розряді) лічильника (рис.4а). Окремі мікросхеми двоступеневих JK-тригерів мають внутрішні схеми збігу (знаком логічного множення & з'єднані окремо декілька J-входів і окремо декілька К-входів. (рис. 46)


 

А также другие работы, которые могут Вас заинтересовать

17099. Обчислювальний процес, що розгалужується, з різними логічними умовами: оператор if... else, умовна операція (?:), оператор switch, оператор break, оператор goto 107 KB
  Лабораторна робота № 11 Тема: Обчислювальний процес що розгалужується з різними логічними умовами: оператор if... else умовна операція : оператор switch оператор break оператор goto Ціль роботи: Вивчити реалізацію в мові ветвящихся обчислювальних процесів . Навчитися писат
17100. Операції С, їхні пріоритети і використання. Перетворення типів 155 KB
  Лабораторна робота № 12 Тема: Операції С їхні пріоритети і використання.Перетворення типів Ціль роботи: Вивчити основні логічні арифметичні й інші операції С навчитися правильно складати вираження С вивчити пріоритети операцій С навчитися використовувати перетвор...
17101. Складання програм циклічної структури 72.5 KB
  Лабораторна робота № 13 Тема: складання програм циклічної структури. Ціль: навчитися складати програми циклічної структури застосовуючи різні типи операторів циклу в інтегрованому середовищі. Обладнання: ПК. Хід роботи. 1.Правила техніки безпеки при роботі в к
17102. Складання програм циклічної структури. Цикли з відомою та невідомою кількістю Повторів 105 KB
  Лабораторна робота № 14 Тема: склад програм циклічної структури. Цикли з відомою та невідомою кількістю Повторів. Мета: навчитися складати циклічні програми різних типів: з відомою та невідомою кількістю повторів. Обладнання: ПК. Хід роботи. Правила техніки
17103. Вкладені цикли. Упорядкування елементів масиву 49.5 KB
  Лабораторна робота № 15 Тема: Вкладені цикли. Упорядкування елементів масиву. Мета: навчитися складати програми упорядкування масивів Обладнання: ПК інструкция до практичної роботи. Обладнання:ПК Хід роботи Правила техніки безпеки в класі комп'ютерної технік
17104. Вкладені цикли. Рахування подвійної суми елементів 77.5 KB
  Лабораторна робота № 1617 Тема: Вкладені цикли. Рахування подвійної суми елементів. Мета:навчитися методиці підготовки та зміни змінних у вкладених циклах складати програми рахування подвійної суми. Обладнання: ПК інструкція до практичної роботи. Хід роботи. 1....
17105. Поняття алгоритму. Блок схема запису алгоритмів 95.5 KB
  Лабораторна робота № 1 Тема: Поняття алгоритму. Блок схема запису алгоритмів. Мета: ознайомитись з поняттям алгоритм розглянути властивості алгоритму способи запису алгоритмів ознайомитись з правилами креслення схем алгоритму. Обладнання: інструкція до пр...
17106. Загальна блок-схема 152.5 KB
  Лабораторна робота №2 Тема: Загальна блоксхема. Мета: розглянути схеми конструювання алгоритмів. Обладнання: інструкція до практичної роботи олівець лінійка. Хід роботи. 1.Правила Т/Б в кабінеті комп'ютерної техніки. Методичні вказівки. Алгоритми можна пре
17107. Циклічні алгоритми 61.5 KB
  Лабораторна робота № 3 Тема: Циклічні алгоритми. Мета: навчитися складати схеми циклічних алгоритмів. Обладнання: інструкція до практичної роботи олівець лінійка. Хід роботи. Правила Т/Б в кабінеті комп'ютерної техніки. Методичні вказівки. Базова ст...