647

Использование языка AHDL при проектировании цифровых устройств

Лабораторная работа

Информатика, кибернетика и программирование

Описание комбинационного устройства на языке AHDL. Реализация комбинационного устройства в CPLD и FLEX (выбор микросхемы, полная компиляция, моделирование, анализ, быстродействия и временных задержек). Функциональная компиляция и моделирование устройств.

Русский

2013-01-06

159.5 KB

28 чел.

Московский авиационный институт

(национальный исследовательский университет)

Лабораторная работа №6

Использование языка AHDL при проектировании цифровых устройств

Выполнил студент группы 07-305: Феськов С. В.

                                                                                              Проверил: Кривилёв А.В.            

Москва 2012


Задание:Cпроектировать цифровое устройство (Схема выборки 2 событий из 4) и 4-х разрядный суммирующий счётчик используя язык AHDL.

Содержание

1. Цель работы

2. Синтез комбинационного устройства…………………………………………………………2

3. Синтез счётчика с использованием словарного метода……………………….2-3

4. Описание комбинационного устройства на языке AHDL с использованием:

  а) оператора условного выбора IF……………………………………………………………….3

  б) оператора множественного выбора CASE……………………………………………….4

  в) оператора таблицы истинности TABLE…………………………………………………….4

  г) логических выражений в МДНФ, полученных после синтеза………………..5

5. Описание счётчика на языке AHDL с использованием:

      логических выражений в МДНФ, полученных после синтеза…………………5

6. Функциональная компиляция и моделирование устройств………………….5-6

7. Реализация комбинационного устройства в CPLD и FLEX (выбор микросхемы, полная компиляция, моделирование, анализ

быстродействия и временных задержек)…………………………………….................6

8. Реализация последовательностного устройства в CPLD и FLEX (выбор микросхемы, полная компиляция, моделирование, анализ

быстродействия и временных задержек)……………………………………………………….7

9. Создание двухиерархического проекта для комбинационного устройства:

  а) верхним уровнем иерархии является описание в графическом редакторе…………………………………………………………………………………………………………..7

  б) верхним уровнем иерархии является

описание в текстовом редакторе…………………………………………………………………….8

10. Вывод…………………………………………………………………………………………………………..8


Цель: знакомство с языком описания цифровых устройств ALTERA Hardware Description Language на примерах разработки комбинационного и последовательностного устройств.

Синтез комбинационного устройства.

 

 

Входы 

 

 

Выход 

i

x3

x2

x1

x0

y

0

0

0

0

0

0

1

0

0

0

1

0

2

0

0

1

0

0

3

0

0

1

1

1

4

0

1

0

0

0

5

0

1

0

1

1

6

0

1

1

0

1

7

0

1

1

1

0

8

1

0

0

0

0

9

1

0

0

1

1

10

1

0

1

0

1

11

1

0

1

1

0

12

1

1

0

0

1

13

1

1

0

1

0

14

1

1

1

0

0

15

1

1

1

1

0

Таблица истинности                                      Карта Карно

x0

0

0

1

0

0

1

0

1

1

0

0

0

x3

0

1

0

1

 

 

 x1

                                 

                             x2

МДНФ:

y=x3x2x1x0 V x3x2x1x0 V x3x2x1x0 V x3x2x1x0

V x3x2x1x0 V x3x2x1x0

Синтез счётчика с использованием словарного метода.

Реализация на основе JK-триггера

а) Словарь переходов для JK-триггера

Переходы

F

J

K

0 -> 0

0

0

~

0 -> 1

u

1

~

1 -> 0

d

~

1

1 -> 1

1

~

0

б) Таблица переходов согласно словарю переходов для JK-триггера

i

1 состояние

2 состояние

Функции

a3

a2

a1

a0

a3

a2

a1

a0

F3

F2

F1

F0

J3

K3

J2

K2

J1

K1

J0

K0

0

0

0

0

0

0

0

0

1

0

0

0

u

0

~

0

~

0

~

1

~

1

0

0

0

1

0

0

1

0

0

0

u

d

0

~

0

~

1

~

~

1

2

0

0

1

0

0

0

1

1

0

0

1

u

0

~

0

~

~

0

1

~

3

0

0

1

1

0

1

0

0

0

u

d

d

0

~

1

~

~

1

~

1

4

0

1

0

0

0

1

0

1

0

1

0

u

0

~

~

0

0

~

1

~

5

0

1

0

1

0

1

1

0

0

1

u

d

0

~

~

0

1

~

~

1

6

0

1

1

0

1

1

1

1

0

1

1

u

0

~

~

0

~

0

1

~

7

0

1

1

1

1

0

0

0

u

d

d

d

1

~

~

1

~

1

~

1

8

1

0

0

0

1

0

0

1

1

0

0

u

~

0

0

~

0

~

1

~

9

1

0

0

1

1

0

1

0

1

0

u

d

~

0

0

~

1

~

~

1

10

1

0

1

0

1

0

1

1

1

0

1

u

~

0

0

~

~

0

1

~

11

1

0

1

1

1

1

0

0

1

u

d

d

~

0

1

~

~

1

~

1

12

1

1

0

0

1

1

0

1

1

1

0

u

~

0

~

0

0

~

1

~

13

1

1

0

1

1

1

1

0

1

1

u

d

~

0

~

0

1

~

~

1

14

1

1

1

0

1

1

1

1

1

1

1

u

~

0

~

0

~

0

1

~

15

1

1

1

1

0

0

0

0

d

d

d

d

~

1

~

1

~

1

~

1

в) Минимальные дизъюнктивные нормальные формы для соответствующих функций

J3=a2a1a0      K3= a2a1a0

J2=a1a0          K2=a1a0          

J1=a0              K1=a0              

J0=1                K0=1                

Описание комбинационного устройства на языке AHDL с использованием:

а) оператора условного выбора IF;

б) оператора множественного выбора CASE;

  в) оператора таблицы истинности TABLE;

г) логических выражений в МДНФ, полученных после синтеза.

Описание счётчика на языке AHDL с использованием:

Логических выражений в МДНФ, полученных после синтеза.

Функциональная компиляция и моделирование устройств.

  1.  Схема выборки 2 событий из 4


  1.  4-х разрядный суммирующий счётчик

Реализация комбинационного устройства в CPLD и FLEX (выбор микросхемы, полная компиляция, моделирование, анализ быстродействия и временных задержек).

1)CPLD    EPM7032SLC44-10

2)FLEX    EPF10K10LC84-4

Реализация последовательностного устройства в CPLD и FLEX (выбор микросхемы, полная компиляция, моделирование, анализ быстродействия и временных задержек).

1)CPLD    EPM7032SLC44-10

2)FLEX    EPF10K10LC84-4

Создание двухиерархического проекта для комбинационного устройства:

  а) верхним уровнем иерархии является описание в графическом редакторе;


б) верхним уровнем иерархии является описание в текстовом редакторе.


 

А также другие работы, которые могут Вас заинтересовать

72661. Побудительное наклонение в японском, русском и английском языках: сходство и различия при переводе на русский и английский 208 KB
  Целью исследования является проведение анализа переводов произведения А.П. Чехова «Вишневый Сад» на английский и японский языки с точки зрения способов передачи в них побудительного наклонения, сопоставление особенностей этих переводов с языком оригинала, а также выявление сходств и различий побудительного...
72662. Обобщенную структурная схема системы связи для передачи непрерывных сообщений дискретными сигналами 4.64 MB
  Изобразить обобщенную структурную схему системы связи для передачи непрерывных сообщений дискретными сигналами привести подробное описание назначения входящих в нее блоков. Преобразование сообщения и сигналов в системе связи проиллюстрировать качественно приведением временных и спектральных диаграмм...
72664. ρ-метод факторизации Полларда на примере 32-битовых целых чисел 289.58 KB
  Цель работы – рассмотреть основные методы факторизации больших чисел; программная реализация ρ-метода факторизации Полларда; реализация генерации простых чисел; тестирование ускорения ρ-метода факторизации Полларда.
72665. Статистико-экономический анализ себестоимости подсолнечника на примере ЗАО «имени Ленина» и других хозяйств Аннинского, Богучарского и Павловского районов Воронежской области 173.73 KB
  Актуальность темы курсовой работы обусловлена тем, что для получения максимальной прибыли при минимальных затратах, на предприятии необходимо проводить более точный и тщательный анализ системы учёта издержек по видам затрат и состава себестоимости.
72668. Многоэтажное промышленное здание с неполным каркасом 595.33 KB
  Ребристую предварительно напряженную плиту армируют стержневой арматурой класса А-VI с механическим натяжением на упоры форм. К трещиностойкости плиты предъявляют требования III - ей категории. Изделие подвергают тепловой обработке при атмосферном давлении.