65851

Строение микро-ЭВМ (архитектура)

Лекция

Информатика, кибернетика и программирование

ОБ операционный блок производит прием и временное хранение исходных данных их преобразование и передачу результата обработки следующим устройствам. Кроме того ОБ проверяет соответствия результата обработки данных заранее обусловленным признакам например отрицательные числа нули четность и т.

Русский

2014-08-09

179.5 KB

3 чел.

Строение микро-ЭВМ (архитектура)

Центральное место в структуре любой ЭВМ занимает процессор, т.е. устройство непосредственно осуществляющее обработку цифровой информации в соответствии с заданной программой. Любое устройство переработки информации можно разделить на два блока: операционный и управляющий.

 ОБ (операционный блок) – производит прием и временное хранение исходных данных, их преобразование и передачу результата обработки следующим устройствам. Кроме того, ОБ проверяет соответствия результата обработки данных заранее обусловленным признакам (например, отрицательные числа, нули, четность и т.п.) и сообщает результаты проверки управляющему блоку.

 УБ – вырабатывает управляющие сигналы, вид которых зависит от кода текущей операции и признаков результата выполнения предыдущей операции.

Для решения разнообразных задач процессор должен иметь алгоритмически полную систему операции. Современный процессор представляет собой устройство, выполняющее десятки и сотни различных команд.

Процесс выполнения команды в ЭВМ растянут во времени и происходит за несколько машинных тактов.

 Например: в первый такт производится прием и заполнение одного числа, во втором такте – другого, в третьем такте – нахождение суммы этих чисел и т.д.

Каждая из элементарных операций, выполняемых за один такт, называвшийся микрооперацией. В один и тот же временной интервал (такт) различными элементами ОБ может параллельно выполнятся несколько микроопераций.

Совокупность одновременно выполняемых микроопераций называется микрокомандой. Таким образом, временная последовательность работы процессора определяется программой → командой – микрокомандой (микрооперациями).

Интервал времени, за который выполняется микрокоманда, называется машинным тактом.

Время, необходимое для выполнения команды, называется машинным циклом.

Оба блока ОБ и УБ должны состоять из комбинационных и запоминающих устройств.

ЗУ, входящие в состав процессора, выполнены в виде отдельных быстродействующих регистров и называются местной регистровой памятью. Скорость обращения к этим регистрам значительно больше, чем к основной памяти ЭВМ, и поэтому местную память называют сверхоперативным запоминающим устройством СОЗУ.

Развитие микроэлектроники привело к созданию микропроцессорных средств, которые находят как самостоятельное применение, в качестве МКЭВМ, так и при конструировании новых моделей универсальных машин общего назначения.

             

Операционный блок (ОБ)

Основа ОБ – АЛУ – предназначена для программируемой обработки информации.

АЛУ имеет две группы входов данных (А, В) и одну группу выходов данных (F) и под действием пяти управляющих сигналов (S) может выполнить 32 логические и арифметические операции над входными числами А и В.

В состав ОБ входит часть СОЗУ, представляемая группой регистров общего назначения (РОН) и буферными регистрами (БР). Эти регистры имеют ту же разрядность, что и АЛУ и соединены в одну систему (ОБ) при помощи общей n-разрядной шины данных.

В РОН хранятся числа, подлежащие обработке, и результаты обработке. В ОБ (рис. 2) отсутствует сигналы признаков результатов (=0, <0, и т.д.), что не позволит УБ организовать условные переходы при выполнении программы. Кроме того, в этом блоке (рис. 2) не используются сигнал арифметического переноса Р из АЛУ, который может понадобиться при выполнении операций со словами удвоенной длины.

В рассмотренном ОБ достаточно трудно организовать операции поразрядного сдвига результата вправо и влево.

 

Здесь реализована цепь Р→Р0 (перенос) с запоминанием сигнала переноса на триггере Т1. Кроме того, в схеме использовано модифицированное АЛУ, которое помимо выполнения 32 операций проводит анализ результата на соответствие условленным логическим признаком (П). Результаты анализа поступают для хранения в регистр признаков (РП). Разрядность РП определяется числом логических условий, которое в различных процессорах может меняться от 3 до n.

Включение регистра признаков РП и отличает подлинную ЭВМ от простого калькулятора.

В этом случае процессор сам принимает решение о том или ином продолжении вычислительного процесса в зависимости от полученного на предыдущем этапе результата, чего калькулятор делать не может.

Значительно расширяет возможности ОБ использование универсального регистра производящего параллельную запись n-разрядного слова и сдвиг его вправо или влево. Этот РАк – аккумулятор, к которому подключен регистр Т2. Т2 запоминает значение старшего и младшего разряда, “вытесняемое” из РАк при выполнении предыдущей операции “сдвиг влево” или “сдвиг вправо”. Разрядность РАк соответствует разрядности процессора, но лучше использовать РАк двойной длины (при умножении двух n-разрядных чисел получается 2 n-разрядный результат).

Если в схему (рис. 3.) добавить два новых блока – мультиплексор МХ и шинный формирователь ШФ, то получим ЭВМ, ОБ которой позволяет выполнять любую логическую или арифметическую обработку данных, поступающих на общую шину.

 

Мультиплексор – это узел, осуществляющий преобразование параллельных цифровых кодов в последовательные. Его применяют для последовательного или адресного спроса заданного числа источников информационных сигналов и передачи этих сигналов на один выход.

На рисунке представлена более полная схема ОБ.

В этой системе имеются три устройства (ШФ, РОН, РАк), которые могут выставлять данные на общую внутреннюю шину. Все они имеют специальные выходные каскады (с общим коллектором), позволяющие устройствам отключаться от общей шины при подаче соответствующих сигналов. Если управляющие сигналы У1, У12 и У14 равны нулю, то РОН, ШФ и РАк отключены от внутренней шины. При равенстве одного из этих сигналов единице происходит “чтение” (ЧТ) данных из соответствующего устройства на общую шину. по сигналу У13 (внутренняя/внешняя) меняется направление передачи данных шинного формирователя.

При обращении блока управления к РОН выборка регистра с заданным адресом производится по коду адреса УА нужного регистра. Разрядность адресных сигналов УА определяется числом РОН.

Управляющие сигналы У5 и У9 определяют тип операции АЛУ. Сигнал У10 и У11 управляют мультиплексором МХ, подключающим к входу переноса АЛУ различные сигналы. При У10=1 на вход Т1 подается сигнал переноса Р. При У10=0 на вход Т1 подается сигнал У11, который может принимать значения 0 или 1 в зависимости необходимого режима работы АЛУ.

 

 

У1,У12,У14 – “чтение” – ЧТ (выставление данных из соответствующих устройств на шину общую),

У2,У3,У4,У18 – запись информации в соответствующий регистр,

У5…У9 – выбор операции АЛЛУ,

У10,У11 – управление мультиплексором сигнала переноса Р0,

У13 – направление передачи данных через ШФ,

У15…У17 – режим работы регистра аккумулятора,

У19 – очистка регистра признаков,         

УА – адресное управление выборной РОН.

Регистры РОН, РБ1, РБ2, и РП производят параллельную запись многоразрядных слов с информационных входов D по приходу управляющих сигналов на вход С. Такими сигналами являются У2, У3, У4 и У18. По сигналу У19 проходит очистка, т.е. заполнение нулями, всех разрядов регистра признаков.

Регистр аккумулятор может работать в одном из пяти режимов (таб. 5.1), выбор которых осуществляется сигналами У15…У17.

 Таблица 5.1.

Управляющий

сигнал

Режим работы

У15

У16

У17

1

Х

Х

Запись информации с входов D. Значение У16 и У17 в этом режиме безразличны.

0

0

0

В освобождающуюся ячейку записывается информация, вытесняемая из регистра в этом же татке (Т2 не используется) при правом сдвиге

0

0

1

В освобождающуюся ячейку записывается информация, вытесняемая из регистра в этом же татке (Т2 не используется) при левом сдвиге

0

1

0

В освобождающуюся ячейку записывается информация, из триггера Т2, т.е. вытесненная из регистра в предыдущем татке правом сдвиге

0

1

1

В освобождающуюся ячейку записывается информация, из триггера Т2, т.е. вытесненная из регистра в предыдущем татке левом сдвиге

Рассмотренный операционный блок позволяет выполнять любую логическую или арифметическую обработку данных, поступающих на общую шину. Выполняемые операции будут определяться последовательностью управляющих сигналов, формируемых в управляющем блоке.

Управляющий блок (УБ)

Управляющий блок выполняет две основные функции:

  •  производит выборку команд программы в необходимом порядке из внешнего ЗУ;
  •  дешифрует выбранную команду и управляет выполнением микроопераций и микрокоманд в течение одного машинного цикла.

Для выполнения перечисленных функций в состав УБ входят соответствующие аппаратные средства: счетчик команд (СТК), регистр адреса (РА) и устройство управления выполнением команды (УУВК).

Обрабатываемые данные и программа загружаются пользователем в основную память – ЗУ, которое является внешним, по отношению к ЭВМ устройством. Данные из внешних устройств поступают на внутреннюю шину МП (ЭВМ) через ШФ в виде n-разрядных слов. Для выборки необходимой команды ЭВМ должна обратиться к конкретной ячейке ЗУ, выставить на адресных входах ЗУ код этой ячейки.

Эту операцию выполняет РА, к выходам которого подключена адресная шина. Так как данные и фрагменты программы могут храниться в любом месте ЗУ, то РА памяти должен иметь разрядность, не меньшую адресной разрядности ЗУ.  поэтому в большинстве случаев в ЭВМ и МП разрядность РА больше длины слова данных. Например, в наиболее распространенных восьмиразрядных МП используется двухбайтовая (16-разрядная) адресная шина, позволяющая обращаться к 65536 ячейкам ЗУ.

Номер ячейки памяти, к которой требуется обращение, может находиться в различных узлах процессора. Поэтому при выборке данных из ЗУ адрес ячейки выставляется на шину данных и с ней переписывается в РА по управляющему сигналу У25 (вход с регистра). При этом другой управляющий сигнал – У26 (Ш/СТК) – устанавливает регистр в режим приема информации с шины (Ш), а не со счетчика (СТК). Т.к. разрядность шины данных меньше разрядности адреса, тот запись адреса производиться за два такта: сначала младшие разряды, затем старшие (по управляющему сигналу У27 «МП/СР»).

Адрес ячейки ЗУ, в которой находится команда, вырабатывается счетчиком команд СТК, многоразрядный выход которого соединен напрямую с входом РА. Поэтому при выборке команд из ЗУ регистр адреса переводят в режим приема информации от счетчика (сигнал У26) и сигналом У25 переписывают содержимое адреса СТК в РК.

СТК – счетчик команд,  определяет очередность выборки команд из ЗУ;

РК – регистр команд, предназначен для хранения кода, выполняют команды. Сменить информацию в этом регистре можно только после выполнения всех микрокоманд, составляющих текущую команду. После завершения всех операций текущей команды начинается новый цикл. После выборки команды из ЗУ она поступает через РК в устройство управления выполнением команды (УУВК).

УУВК – предназначено для организации необходимой последовательности действия всех остальных узлов МП (ЭВМ). УУВК состоит из дешифратора команд DK, устройства памяти микрокоманд ПЗУмк, счетчика микрокоманд СТКмк и устройства управления выполнением микрокоманд УУВмк.

Дешифратор команд DK расшифровывает код команды с учетом признаков П выполнения логических условий в предыдущем машинном цикле (при выполнении предыдущей команды). Преобразованный многоразрядный код команды поступает на ПЗКмк, в котором хранится микропрограммы выполнения всех команд. Выбор необходимой микропрограммы осуществляется кодом, поступающим от DK, а пошаговое исполнение микропрограммы управляется счетчиком микрокоманд. СТмк получает единичное приращение и обнуляется при окончании последнего машинного такта, заданного кодом команды.

 

Устройство управления выполнением микрокоманд УУВмк формирует последовательность сигналов, управляющих микрооперациями, необходимыми для выполнения данной микрокоманды. Эта последовательность формируется в пределах одного машинного такта, и обычно является многофазной (2÷4 фазы).Временные границы такта и фазы управляющих сигналов задаются синхроимпульсами  (СИ), которые или генерируются внутри УУВК, или поступают от внешнего генератора синхросигналов. Благодаря многофазности синхросигналов в одном такте микропроцессора может быть совершено несколько последовательных групп событий.

Схематически УУВКмк представляет собой набор формирователей управляющих сигналов, фазы и длительности которых согласованы с синхроимпульсами. Количество формирователей определяется числом управляющих сигналов, выходящих из УУВКмк. Разрешение на работу того или иного формирователя в данном такте поступает от ПЗУмк в виде микрокоманды.

Хранение микропрограмм в специальном ПЗУ позволят вносить изменения в систему в команд микропроцессора и на основе одной и той же базовой БИС получать сигнализированные устройства обработки данных, ориентированные на выполнение различных задач . Чтобы предоставить такую возможность не только разработчику, но и пользователю МП, устройство памяти можно выполнять в виде перепрограммируемого ПЗУ. Такое ППЗУ встраивается в БИС микропроцессора и дает возможность потребителю записать в нее необходимую систему команд.

Если же специализация МП не требуется и система команд жестко определена разработчиком, то ПЗУмк можно заменить дешифратором микрокоманд Dмк. Такая замена усложняет структуру УУВКмк, но увеличивает быстродействие микропроцессора. в совершенных МП применяются оба способа построения УУВК как с микропрограммным ЗУ, так и с жесткой логикой.

Микропроцессор. Обобщенная структурная схема.

Все элементы ОБСС нам уже знакомы. Основа ее – общая внутренняя шина данных (ШДВ), соединяющая все элементы операционного блока (выше ШДВ) и элементы управляющего блока (расположены ниже ШДВ). Шинный формирователь (ШФ), связывающий внутреннюю шину данных с внешней ШД, является общим элементом как для операционного блока, так и для управляющего УБ (рис. 7).

Структурная схема МП с одной внутренней  шиной данных не является единственно возможной.

На рис. 8 представлены схемы двухшинной а) и трехшинной б) организации ОБ. Увеличение числа внутренних шин данных позволит совмещать во времени операции пересылки данных из одного операционного элемента в другой и ведет к росту быстродействия МП. В то же время увеличение числа шин уменьшает площадь кристалла, которую можно занять под различные функциональные возможности МП, в которых в зависимости от назначения по-разному организованы внутренние шины данных.

На характеристики МП большое влияние оказывают число и организация не только внутренних, но и внешних шин. В связи с ограниченностью числа выводов БИС в некоторых МП применяют общие шины адреса и данных (Рис.9). В таких системах обмен информации с внешними устройствами ввода-вывода (УВВ) или запоминающими устройствами (ОЗУ, ПЗУ) требует большого времени (до 8 тактов). Кроме того, необходим специальный внешний регистр для запоминания адреса, т.к. после 1-го такта шину надо освободить для передачи данных. Поэтому большее распространение получили МП с раздельными внешними шинами данных и адреса (Рис.10). В этих МП шина адреса однонаправленная, по ней адресные сигналы только передаются к внешним устройствам. Шина данных двунаправленная, информация по ней и передается от МП к внешним устройствам (ОЗУ, УВВ) и принимается от них (ОЗУ, ПЗУ, УВВ).

 

7


ОБ

УБ

исходные данные - D

управляющие сигналы - У

код команды - Z

признак условий - П

результат обработки - F

РОН

m – регистров на

n – разрядов

РБ 1

(буфер)

РБ 2

(буфер)

А

АЛУ

  F

В

 Шина

        n

n

Рис.1.

Рис. 2.

РОН

РБ1

РБ2

АЛУ

 А    F

    П

 

В

Р0    Р

Т1

РАк

(аккумулятор)

Т2

РП

(признаки)

n

n

n

к

к

n

Рис. 3. Усовершенствованная ОБ

 С

    РВ1 Q

D

 С

    РВ2 Q

D

У3

У3

АЛУ

А

  F

В

 S

P0  P

 

У5

У6

У7

У8

У9

У10

У11

МХ

Т1

5

РОН

        D

        Q

 ЧТ   С

УА

У1    У2    

РАк

ЧТ

У1

У2        Q

У3

 D

У14

У15

У16

У17

Т2

РП

 D Q

C

R

У18

У19

П

ШФ (шинный

формирователь)

 D              

 Q

ЧТ

Внт/Внеш

У12

У13

Внешняя n-разрядная

шина данных (ШД)

n

n

к

к

n

Адрес микрокоманды

DK

дешифратор

команд

ПЗУмк

(микрокоманды)

УУВмк

СТмк

C    R

УУВК

Адрес микропрограммы

Код микропрограммы

П

от РК

код команды

УА

У1…У20

У21…У27

СИ

ШУ

УУВК

СТК

D        Qш

С          Q

зап/СЧ

МР/СР

ЧТ

РК

(команд)

               С   

УУВК

(устройство управления выполнением команды)

У21

У22

У23

У24

РА

 Dш     

 Dстк      Q

С

Ш/СТК

МР/СР

УА

У1

У1

П

К

ШДВ

К

n

d

d

Внешняя адресная шина

(ША)

к операционному блоку

Управляющий блок  УБ

Синхроимпульсы

Внешняя L-разрядная

Шина управления (ШУ)

РОН

РБ

РБ

АЛУ

РП

РАК

УУВК

ШФ

СТК

РА

РК

Уi

ШДВ

МП

ШД

ША

ШУ

Рис.7.

РОН

БР

БР

АЛУ

А

В

а) с двумя ШДВ

б) с тремя ШДВ

С

А

АЛУ

БР

БР

РОН

В

Рис. 8.

МП

ОЗУ

ПЗУ

УВВ

УВВ

шина адреса и данных

шина управления

Рис. 9. МП с общими шинами адреса

и данных

Рис.10. МП с раздельными шинами данных и адреса

УВВ

УВВ

ПЗУ

ОЗУ

МП

ША

ШД

ЗП

ЧТ

ЗПР

ШУ