67789

ИЗУЧЕНИЕ СИСТЕМНОЙ ШИНЫ. ШИНЫ ISA, EISA

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Системная шина ISA (Industry Standard Architecture) применяется начиная с процессора i80286. Гнездо для плат расширения включает основной 64-контактный и дополнительный 36-контактный разъемы. Шина 16-разрядная, имеет 24 адресные линии, обеспечивает прямое обращение к 16 Мбайт оперативной памяти.

Русский

2014-09-14

82.5 KB

6 чел.

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

МАРИЙСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

                                                                                    Кафедра ИВС

Лабораторная работа №2

по дисциплине: «Периферийные устройства»

ИЗУЧЕНИЕ СИСТЕМНОЙ ШИНЫ.

ШИНЫ ISA, EISA.  

    Выполнил: студент группы ВМ-41

Лобанов С.М.

Йошкар-Ола

2004


Шина ISA

    Системная шина ISA (Industry Standard Architecture) применяется начиная с процессора i80286. Гнездо для плат расширения включает основной 64-контактный и дополнительный 36-контактный разъемы. Шина 16-разрядная, имеет 24 адресные линии, обеспечивает прямое обращение к 16 Мбайт оперативной памяти. Количество аппаратных прерываний — 16, каналов DMA — 7. Допускается возможность синхронизации работы шины и процессора разными тактовыми частотами. Тактовая частота — 8 МГц. Максимальная скорость передачи данных — 16 Мбайт/с.

    Шина, как известно, представляет из себя, собственно, набор проводов (линий), соединяющий различные компоненты компьютера для подвода к ним питания и обмена данными. В "минимальной комплектации" шина имеет три типа линий:

  •  линии управления;
  •  линии адресации;
  •  линии данных.

Устройства, подключенные к шине, делятся на две основных категории - bus masters и bus slaves. Bus masters - это устройства, способные управлять работой шины, т.е инициировать запись/чтение и т.д. Bus slaves - соответственно, устройства, которые могут только отвечать на запросы. Правда, есть еще "интеллектуальные слуги" (intelligent slaves), но мы их пока для ясности замнем. Ну вот, собственно, и все, что нужно знать про шины для того, чтобы понять, о чем пойдет речь дальше.

   Компания IBM в 1981 представила новую шину для использования в компьютерах серии PC/XT. Шина была крайне проста по дизайну, содержала 53 сигнальных линии и 8 линий питания и представляла собой синхронную 8-битную шину с контролем четности и двухуровневыми прерываниями (trigger-edge interrupts), при использовании которых устройства запрашивают прерывания, изменяя состояние линии соответствующего IRQ с 0 на 1 или обратно. Такая организация запросов прерываний позволяет использовать каждое прерывание только одному устройству. Кроме того, шина не поддерживала дополнительных bus masters, и единственными устройствами, управляющими шиной, были процессор и контроллер DMA на материнской плате.
 

    62-контактный слот включал 8 линий данных, 20 линий адреса (А0-А19), 6 линий запроса прерываний (IRQ2-IRQ7). Таким образом, объем адресуемой памяти составлял 1 Мбайт, и при частоте шины 4.77 МГц пропускная способность достигала 1.2 Мбайта/сек. 


Шина EISA

    Для процессора i80386 с целью повышения производительности разработана шина EISA (Extended Industry Standard Architecture). Шина обеспечивает 32-разрядную передачу данных, в том числе в режиме DMA, улучшенную систему прерываний и арбитраж DMA, автоматическую конфигурацию системы и плат расширения, позволяет адресовать до 4 Гбайт памяти. Доступ к памяти имеет не только процессор, но и платы управляющих устройств типа bus-master (управляющие передачей данных по шине), и устройства, имеющие возможность организовать режим DMA. Стандарт поддерживает многопроцессорную архитектуру для "интеллектуальных" плат, оснащенных собственными микропроцессорами: данные от контроллеров дисков, графических и сетевых адаптеров обрабатываются независимо, не загружая основной процессор.
    Шина EISA явилась "асимметричным ответом" производителей клонов РС на попытку IBM поставить рынок под свой контроль. В сентябре 1988 года Compaq, поддержанный "бандой девяти" - Wyse, AST Research, Tandy, собственно Compaq, Hewlett-Packard, Zenith, Olivetti, NEC и Epson - представил 32-разрядное расширение шины ISA с полной обратной совместимостью. Основные характеристики новой шины были следующими:

  •  32-разрядная передача данных;
  •  максимальная пропускная способность - 33 МВ/сек;
  •  32-разрядная адресация памяти позволяла адресовать до 4 GB (как и в расширении ISA, новые адресные линии были без задержки);
  •  поддержка multiply bus master;
  •  возможность задания уровня двухуровневого (edge-triggered) прерывания (что позволяло нескольким устройствам использовать одно прерывание, как и в случае многоуровневого (level-triggered) прерывания);
  •  автонастройка плат расширения;


 

        Как и в случае 16-разрядного расширения, новые возможности обеспечивались путем добавления новых линий. Поскольку дальше удлинять разъем ISA было некуда, разработчики нашли оригинальное решение: новые контакты были размещены между контактами шины ISA и не были доведены до края разъема. Специальная система выступов на разъеме и щелей в EISA-картах позволяла им глубже заходить в разъем и подсоединяться к новым контактам. (Правда, утверждают, что при большом желании можно запихнуть и ISA-карту так, чтобы она замкнула EISA-контакты. Не знаю, не пробовал, т.к. большого опыта общения с EISA у меня нет: маленький был еще). Поскольку на данный момент шина EISA практически вымерла, приводить значения контактов разъема не имеет смысла. Стоит отметить лишь две новых сигнальных линии - EX32 и EX16, которые определяли, что bus slave поддерживает соответственно 32- и 16-разрядный цикл EISA. Если ни один из этих сигналов не был получен в начале цикла шины, выполнялся цикл ISA.

    Важной особенностью шины являлась возможность для любого bus master обращаться к любому устройству памяти или периферийному устройству, даже если они имели разные разряды шины. Говоря о полной обратной совместимости с ISA, следует отметить, что ISA-карты, естественно, не поддерживали разделение прерываний, даже будучи вставленными в EISA-коннектор. Что касается поддержки multiply bus master, то она представляла собой улучшенную и дополненную версию таковой для ISA. Также присутствовали четыре уровня приоритета: схемы обновления памяти, DMA, процессор, адаптеры шины
и арбитр шины EISA - периферийный контроллер (ISP - Integrated System Peripheral) - "следил за порядком". Кроме этого, наличествовало еще одно устройство - Intel's Bus Master Interface Chip (BMIC), которое следило за тем, чтобы master "не засиживался" на шине. Через определенное количество тактов master "снимался" с шины и генерировалось немаскируемое прерывание.

    Компьютеры, использующие системные платы с шиной EISA, достаточно дорогие. В основном это мощные файл-серверы или рабочие станции.

Сигналы шин ISA , EISA

  1.  RESET - сигнал аппаратного сброса;
  2.  BClock - синхронизация шины;
  3.  OSC - несинхронизированная с шиной частота;
  4.  DATA 0-31 - шина данных;
  5.  Addr 0-19 - шина адреса;
  6.  IOWR - запись в порт ISA;
  7.  IORD - чтение порта ISA;
  8.  SMemWR - запись в память (до 1 М);
  9.  SMemRD - чтение памяти (до 1 М);
  10.  IOCHK - контроль канала (разрешение и индикация - в системных портах 061h, 062h);
  11.  IOCHRDY - готовность устройства, низкий уровень удлиняет текущий цикл (не более 15 мкс);
  12.  OWS - разрешение ускорения текущего цикла;
  13.  BALE - разрешение защелки адреса. После его спада в каждом цикле процессора линии Addr 0-19 гарантированно содержат действительный адрес;
  14.  AENx - разрешение адресации портов (запрещает ложную дешифрацию адреса в цикле DMA). В EISA обеспечивается селективное обращение к портам слота "x";
  15.  IRQ7- IRQ15- положительный перепад сигнала вызывает запрос аппаратного прерывания;
  16.  DRQ0-DRQ7 - запросы каналов DMA (положительным перепадом);
  17.  DACK 0-7 - подтверждение запроса DMA;
  18.  TC - признак завершения от счетчика циклов DMA;
  19.  Refr - цикл регенерации памяти (для XT - DACK 0);
  20.  SBHE - признак наличия данных на линиях Data 8-15. Не используется при EISA;
  21.  MemWR - запись в память в любом объеме;
  22.  MemRD - чтение памяти в любом объеме;
  23.  MCS16 - адресуемое устройство поддерживает 16-битные обращения к памяти;
  24.  IOCS16 - адресуемое устройство поддерживает 16-битные обращения к портам;
  25.  MASTER - при получение подтверждения DACK 5-7 Bus-Master может захватить шину (не более 15 мкс);
  26.  LA 2-23 - опережающие сигналы адреса, требующие защелкивания по спаду сигнала BALE; Позволяют начать выборку по фронту Bale.
  27.  LA 2-23 - аналогично LA 2-23 , но с инверсией.


Альтернативные сигналы для EISA;

  1.  M/-IO - обращение к памяти (1) или портам (0) EISA;
  2.  W/-R - запись (1) или чтение (0) EISA;
  3.  SLBURST - адресуемое устройство поддерживает Burst режим;
  4.  MSBURST - уведомление устройства подавшего сигнал SLBURST о намерении перейти в Burst режим;
  5.  LOCK - обеспечение исключительного права доступа активного EISA Bus-Master к памяти или портам;
  6.  EX16, EX32 - индикаторы разрядности ресурсов, XRDY - готовность EISA - УСТРОЙСТВА;
  7.  START - отмечает начало цикла EISA-доступа;
  8.  CMD - задает временные параметры цикла после активизации сигнала START;
  9.  BE 0-3 - индикаторы действительности данных в байтах при EISA-цикле;
  10.  MREQx - EISA Bus-Nuster слота "x" запрашивает управдение шиной;
  11.  MAKx - EISA Bus-Nuster слота "x" получает управдение шиной от орбитра;

Сигналы IORD и IOWR при обращение к EISA портам не используются . Вместо них используются альтернативные сигналы M/-IO, W/-R.


 


 

А также другие работы, которые могут Вас заинтересовать

31918. АЛГОРИТМЫ СОРТИРОВКИ 358.5 KB
  DFHBFYN ЛАБОРАТОРНАЯ РАБОТА 2 АЛГОРИТМЫ ОБРАБОТКИ МНОЖЕСТВ Цель лабораторной работы освоение программирования операций над множествами. При программировании задач над множествами естественно рассматривать конечные множества. Число элементов множества называется его мощностью и обозначается через .
31919. ОСНОВНЫЕ НАПРАВЛЕНИЯ ФОРМИРОВАНИЯ СИСТЕМЫ БАНКОВСКОГО ПОТРЕБИТЕЛЬСКОГО КРЕДИТОВАНИЯ В СОВРЕМЕННОЙ АБХАЗИИ С УЧЕТОМ РОССИЙСКОГО ОПЫТА 177.5 KB
  Именно поэтому формирование национальной банковской системы соответствующей потребностям и масштабам Абхазии выступает на современном этапе важнейшим фактором укрепления Республики основой ее экономического развития. Современное состояние и перспективы развития банковской системы Абхазии необходимо рассматривать в контексте общей трансформации экономики. В результате экономика Абхазии оказалась отброшенной на многие годы назад в республике прекратили свое существование многие предприятия и учреждения.
31920. Генерування випадкових даних 24 KB
  Генерування нормально розподілених випадкових чисел 1. Написати програму мова програмування на вибір студента що генерує ряд вказаної довжини випадкових чисел розподілених за нормальним законом із заданими параметрами. Для генерування рівномірно розподілених випадкових чисел з інтервалу [0;1 використати лінійну змішану формулу див.
31921. Коефіцієнт кореляції 49.5 KB
  Знайти вибірковий коефіцієнт кореляції. Перевірити значення коефіцієнта кореляції користуючись вбудованими можливостями MS Excel функція КОРРЕЛ
31923. Надстройка „Анализ данных”. Кореляція якісних змінних 89 KB
  Надстройка Анализ данных Пакет Аналіз даних запускається за допомогою команди Сервис Анализ данных: У разі відсутності необхідно підключити пакет за допомогою команди Сервис Надстройки і підключити Пакет анализа. Знайти парні коефіцієнти кореляції для даних лабораторної роботи №11 користуючись надстройкою MS Excel Анализ данных. Згенерувати ряд рівномірно розподілених чисел користуючись надстройкою MS Excel Анализ данных.
31924. Обчислення параметрів парної лінійної регресії матричним способом 177 KB
  Знайти оцінки коефіцієнтів моделі матричним способом. Матриця Х складається з 2х стовпців: 1й складається з 1 так як у моделі присутній вільний член а другий із вибіркових значень фактора Х. Остаточно матриця А буде мати вигляд: Тобто і наша модель має вигляд: Знайдемо інші параметри лінійної моделі для цього спочатку заповнимо таблицю 1: а для того щоб знайти стандартну похибку моделі обчислимо теоретичні значення фактора Y та знайдемо залишки моделі е. Знайдемо стандартну похибку моделі Е за формулою: .
31925. Архітектура комп’ютерів 286.5 KB
  Проаналізувати текст програми lb1. text SEGMENT ORG 100h begin: MOV x20 MOV bx30 DD xbx MOV cxx DD ch16 RET text ENDS END begin Початок сегменту коду програми під назвою textâ Встановлення лічильника адреси на зміщення 100H шістнадцятирічне число 100 відносно початку сегменту кода Занесення до регістру АX числа 20 Занесення до регістру BX числа 30 Додавання двох чисел що містяться в регістрах АX та BX Занесення до регістру CX числа з регістру X Збільшення числа що міститься у старших 8 бітах регістра СX на 16 Команда...