70107

Автоматизация проектирования схем, содержащих триггеры и счётчики

Практическая работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Используя программу Electronics Workbench собрать схему для исследования асинхронного RSтриггера с инверсными входами базис ИНЕ на каждом входе поставить контакт реле составить полную таблицу истинности работы триггера.

Русский

2014-10-15

2.15 MB

38 чел.

2. Автоматизация проектирования схем, содержащих триггеры и счётчики.  Практическое занятие № 2

               2.1.  Пример задания по практическому занятию №2.

                                                                Задание

          по практическому занятию № 2

            по курсу "Автоматизация проектирования систем и средств управления"

                                                  студенту группы АУ……………………

Тема занятия: исследование схем, содержащих триггеры и счётчики,

инструментальными средствами программ СФЛМ и Electronics Workbench.                                                                  

       1.Используя программу Electronics Workbench, собрать схему для исследования асинхронного RS-триггера с инверсными входами  (базис И-НЕ, на каждом входе поставить контакт реле), составить полную таблицу истинности работы триггера.  Сделать вывод о том, как проявляется  неопределённое (запрещённое) состояние триггера.

2. Используя программу Electronics Workbench, синтезировать на D-триггерах асинхронный суммирующий двоичный счётчик с модулем счёта 16.  Проверить правильность работы счётчика с помощью светодиодов  и дешифратора. Построить таблицу состояний счётчика.

3. Исследовать  схему, созданную в пункте 2, используя программу SFLM.. Составить программу моделирования и получить временную диаграмму, подтверждающую правильность составленной программы, установить  соответствие временной диаграммы и таблицы состояний счётчика. Сохранить текст  программы для последующего использования в отчёте.

4. Используя программу Electronics Workbench, синтезировать на JKRS-триггерах с инверсными установочными входами схему счётчика с модулем счёта 12. Использовать метод единичного триггера.  Для этого представить модуль счёта в виде формулы, содержащей двойки и единицы.  Построить таблицу состояний счётчика и определить систему счисления, в которой работает счётчик. Сохранить текст программы для последующего использования в отчёте.

5. Исследовать  схему, созданную в пункте 4, используя программу СФЛМ. Составить программу моделирования и получить временную диаграмму, подтверждающую правильность составленной программы, Сохранить текст программы для последующего использования в отчёте.

2.2. Способы описания дискретных схем, содержащих триггеры и   счётчики

      В практическом занятии рассматриваются основные типы триггеров, схемы простейших двоичных счётчиков, счётчики, в схеме которых используются единичные триггеры.                 

                     2.2.1.  Асинхронные RS-триггеры.

       В задании 1 требуется исследовать работу простейших типов триггеров с использованием программы Electronics Workbench. Простейшим  типом триггеров является асинхронный RS-триггер. Рассмотрим две основные схемные реализации этого триггера: в базисах И-НЕ и ИЛИ-НЕ.  Реализация в базисе И-НЕ представлена  на рис. 2.1 (триггер с инверсными входами).

     S’ и R’ – инверсные S и R входы триггера; Q и Q’- прямой и инверсный выходы триггера; [S] и [R] – клавиши переключения (ключи) контактов реле, позволяющие подавать на входы   триггера сигналы 0 и 1. В схеме на рис. 2.1  выходной сигнал Q = 1.

Та же схема при выходном сигнале Q = 0 представлена на рис. 2.2.                                               

   Рис. 2.1.                                                                           При S’= 0 R’ = 0 (S = 1; R = 1) триггер переходит в запрещённое (неопределённое) состояние, характеризующееся одинаковыми сигналами на обоих выходах. В базисе И-НЕ оба выходных сигнала единицы, то есть Q = 1; Q’ = 1. Запрещённое состояние RS-триггера в базисе И-НЕ представлено на рис. 2.3.

                                                    Рис. 2.2.

                                                     Рис. 2.3.

          RS-триггер в базисе ИЛИ-НЕ (RS-триггер с прямыми входами) имеет прямые входы S и R и обратное расположение прямого и инверсного выходов Q и Q’.

На схеме, приведенной на рис. 2.4,  выходной сигнал триггера Q = 1.          

                                 Рис. 2.4.

На схеме, приведенной на рис. 2.5, триггер находится в состоянии  Q = 0.  

                                             Рис. 2.5.

       При S = 1 R = 1  триггер переходит в запрещённое (неопределённое) состояние, характеризующееся одинаковыми сигналами на обоих выходах. В базисе ИЛИ-НЕ оба выходных сигнала нули, то есть Q = 0  Q’ = 0 (рис. 2.6).

                                      Рис. 2.6.

         RS-триггер с прямыми входами имеется в библиотеке триггеров программы Electronics Workbench. RS-триггер с инверсными входами можно построить на двух элементах И-НЕ. Обозначение входов и выходов RS-триггера в базисе ИЛИ-НЕ в библиотеке триггеров программы Electronics Workbench показано на рис. 2.7.

   Рис. 2.7.

        RS-триггер с инверсными входами имеется в библиотеке триггеров программы СФЛМ. Обозначение RS-триггера с инверсными входами согласно ЕСКД показано

на рис. 2.8 (программа СФЛМ).

                 Рис. 2.8.

Комбинированные триггеры DRS и JKRS снабжаются асинхронными RS- входами как инверсными, так и прямыми.

      

Обозначение JKRS-триггеров с инверсными и прямыми S и R входами в программе Electronics Workbench.(согласно международному стандарту) показано на рис. 2.9. Вверху вход S, внизу вход R.

   Рис. 2.9.

        

Обозначение JKRS-триггера с инверсными S и R асинхронными входами и трёхвходовыми конъюнкторами по входам J и K согласно ЕСКД (программа CФЛМ) показано на рис. 2.10

    Рис. 2.10.

        В полной таблице истинности асинхронного RS-триггера (табл. 10) буквой Ф обозначено запрещённое (неопределённое) состояние триггера. Из полной таблицы состояния триггера получаем с помощью карты Карно (табл. 11), закон функционирования асинхронного RS-триггера, (используя выделенные структуры).

=  +  (при ).

   

                                                       Таблица 10

0

0

0

0

0

0

1

0

0

1

0

1

0

1

1

Ф

1

0

0

1

1

0

1

0

1

1

0

1

1

1

1

Ф

              

                                       Таблица 11

\

0

1

00

0

0

01

1

Ф

11

1

Ф

10

1

0

 

         Из полной таблицы истинности получаем  обобщённую таблицу переходов

(табл. 12) и сокращённую таблицу истинности асинхронного RS-триггера (табл. 13).

                                        Таблица 12

0

0

0

Ф

0

1

1

0

1

0

0

1

1

1

Ф

0

        Обобщённая таблица переходов показывает,  какой комбинацией входных сигналов достигается переход триггера из старого состояния  в новое состояние . Буква Ф  здесь означает, что переход происходит при любом значении входного сигнала.

             Таблица 13

0

0

0

1

0

1

0

1

1

1

Ф

  Все таблицы справедливы для обеих схемных реализаций асинхронного RS-триггера.

  2.2.2. D-, T-,  DRS-, JK-, JKRS-триггеры

         D-триггеры предназначены для перезаписи информации со входа D на выход Q после поступления разрешающего сигнала С = 1 на синхронный (тактирующий) вход триггера.

Обозначение входов и выходов D-триггера в библиотеке триггеров программы Electronics Workbench представлено на рис. 2.11.

 Рис. 2.11.

 

Обозначения одноступенчатого и двухступенчатого D-триггеров согласно

ЕСКД (программа СФЛМ) представлено на рис. 2.12.

                   Рис. 2.12.

Обозначение DRS-триггера в библиотеке триггеров программы Electronics Workbench 

представлено на  рис. 2.13. Сверху инверсный асинхронный вход S’, снизу инверсный

асинхронный вход R’.

     Рис. 2.13.

        D-триггер в состоянии Q = 1 после переключения сигнала С с нуля на единицу  (после прохождения переднего фронта импульса по тактирующему входу) представлен на рис. 2.14.

                          Рис. 2.14.

           D-триггер в состоянии Q = 0 после переключения сигнала С с нуля на единицу  (после прохождения переднего фронта импульса по тактирующему входу) представлен на рис. 2.15.

                        Рис. 2.15.

       D-триггер, модифицированный в асинхронный T-триггер, представлен на рис. 2.16.

                   Рис. 2.16.

      DRS-триггер с инверсными установочными RS-входами, работающий в режиме D-триггера (S’=1 R’=1) представлен на рис 2.17. D-триггер находится в состоянии Q = 1 после прохождения по входу С переднего фронта тактирующего импульса (переход от 0 к 1).

                        Рис. 2.17.

       JKRS-триггер с прямыми установочными RS-входами, работающий в режиме JK-триггера (S = 0; R = 0; J = 1; K= 0) представлен на рис.2.18. JK-триггер находится в состоянии Q = 1 после прохождения переднего фронта тактирующего импульса по входу С (переход от 0 к 1).

                             Рис. 2.18.

        JKRS-триггер с инверсными установочными RS-входами, работающий в режиме JK-триггера (S’= 1 R’= 1 J=1 K=0) представлен на рис. 2.19. JK- триггер находится в состоянии Q = 1 после прохождения заднего фронта тактирующего импульса по входу С (переход от 1 к 0).

                         

Рис. 2.19.

        JK-триггер может быть модифицирован в асинхронный Т-триггер при J = 1 K = 1;

при этом тактирующий вход играет роль Т-входа, как показано на рис. 2.20.

                                        Рис. 2.20.

       JK- триггер может быть модифицирован в синхронный Т-триггер объединением входов J и K. Сигнал Т, поступает по этому объединённому входу, как показано на рис. 2.21.    

.

                         Рис. 2.21.

    DRS- и  JKRS-триггеры работают как D- и JK-триггеры при выполнении условия RS’= 1. При RS’ 1 они работают как RS-триггеры. Полные таблицы истинности DRS- (табл. 14) и JKRS-триггеров (табл. 15) при  приведены ниже.

                                                                                      Таблица 14

Вид

триггера

0

0

0

0

0

D

0

0

0

1

0

RS

0

0

1

0

0

RS

0

0

1

1

0

RS

0

1

0

0

1

RS

0

1

0

1

1

RS

0

1

1

0

Ф

RS

0

1

1

1

Ф

RS

1

0

0

0

0

D

1

0

0

1

1

D

1

0

1

0

0

RS

1

0

1

1

0

RS

1

1

0

0

1

RS

1

1

0

1

1

RS

1

1

1

0

Ф

RS

1

1

1

1

Ф

RS

                                                                                                      Таблица 15

Вид

триггера

№ строки

0

0

0

0

0

0

JK

0

0

0

0

0

1

0

JK

1

0

0

0

1

0

1

JK

2

0

0

0

1

1

1

JK

3

0

0

1

0

0

0

RS

4

0

0

1

0

1

0

RS

5

0

0

1

1

0

0

RS

6

0

0

1

1

1

0

RS

7

0

1

0

0

0

1

RS

8

0

1

0

0

1

1

RS

9

0

1

0

1

0

1

RS

10

0

1

0

1

1

1

RS

11

0

1

1

0

0

Ф

RS

12

0

1

1

0

1

Ф

RS

13

0

1

1

1

0

Ф

RS

14

0

1

1

1

1

Ф

RS

15

1

0

0

0

0

1

JK

16

1

0

0

0

1

0

JK

17

1

0

0

1

0

1

JK

18

1

0

0

1

1

0

JK

19

1

0

1

0

0

0

RS

20

1

0

1

0

1

0

RS

21

1

0

1

1

0

0

RS

22

1

0

1

1

1

0

RS

23

1

1

0

0

0

1

RS

24

1

1

0

0

1

1

RS

25

1

1

0

1

0

1

RS

26

1

1

0

1

1

1

RS

27

1

1

1

0

0

Ф

RS

28

1

1

1

0

1

Ф

RS

29

1

1

1

1

0

Ф

RS

30

1

1

1

1

1

Ф

RS

31

2.2.3.  Простейшие счётчики

        К простейшим счётчикам можно отнести двоичные асинхронные счётчики с естественным порядком счёта: суммирующие и вычитающие. Рассмотрим 4 типа простейших счётчиков: 1) суммирующий счётчик  на JKRS-триггерах; 2) вычитающий

счётчик  на JKRS-триггерах; 3) суммируюший счётчик на  D- и DRS-триггерах;

4) вычитающий счётчик  на  D- и DRS-триггерах. Во всех этих схемах исходные триггеры модифицированы в Т-триггеры. Во всех приводимых ниже схемах модуль счёта N = 8.

       Схема моделирования работы суммирующего счётчика на JKRS-триггерах с инверсными установочными входами и модулём счёта N = 8 с использованием средств программы Electronics Workbench приведена на рис. 2.22.  JKRS-триггеры работают в режиме Т-триггеров, переключение которых происходит по заднему фронту входных импульсов (переход от 1 к 0). Состояние счётчика отображается с помощью светодиодов и дешифратора, преобразующего двоичный код в десятичный.

 

                                                  Рис. 2.22.     

         

        Вычитающий счётчик на JKRS-триггерах (рис. 2.23) получен изменением коммутации синхронных входов второго и третьего триггеров: синхронные входы соединены с инверсными выходами триггеров предшествующих разрядов счётчика.

                                              Рис. 2.23.         

       Схема моделирования работы суммирующего счётчика на DRS-триггерах с инверсными установочными входами и модулём счёта N = 8 с использованием средств программы Electronics Workbench приведена на рис. 2.24.  DRS-триггеры работают в режиме Т-триггеров, переключение которых происходит по переднему фронту входных импульсов (переход от 1 к 0).

                                          Рис. 2.24.

        В рассмотренном выше примере использованы одноступенчатые D-триггеры. Поэтому коммутация разрядов – обратная по сравнению с двухступенчатыми триггерами JK- и D-тригерами.        

       Схема моделирования работы вычитающего счётчика на одноступенчатых DRS-триггерах с инверсными установочными входами и модулём счёта N = 8  с использованием средств программы Electronics Workbench приведена на рис. 2.25.  Счётчик получен изменением коммутации синхронных входов второго и третьего триггеров: синхронные входы соединены с прямыми выходами триггеров предшествующих разрядов счётчика.

                                         Рис. 2.25.      

       Для моделирования рассмотренных типов счётчиков с помощью программы СФЛМ разметим выходы триггеров числами 10 и11 для первого триггера, 12 и 13  для второго триггера, 14 и 15 для третьего триггера. Линии входных импульсов присвоим номер 5, а линии с единичным сигналом номер 3. Выбор принятых чисел - произвольный в диапазоне от 0 до 256. Программа моделирования для первой схемы имеет вид

Временная диаграмма, построенная  по этой программе, приведена на рис. 2.26.                                                                                 Рис. 2.26.

        Программа моделирования суммирующего счётчика на DRS-триггерах с помощью программы СФЛМ содержит описание начальных сигналов на линиях обратной связи:

операторы НСО и НС1.  Поскольку цикл работы счётчика начинается с числа 0, то стартовыми значениями сигналов обратных связей, модифицирующих D-триггеры в Т-триггеры являются сигналы 0 (на инверсных выходах сигналы 1). Поэтому для модуля счёта N = 8 в программу моделирования после описания формуляров микросхем добавляется оператор НС1 (11,13,15); в соответствии с маркировкой инверсных выходов триггеров. Если для моделирования выбран двухступенчатый DRS-триггер (переключение которых происходит по заднему фронту синхроимпульсов),  то программа моделирования имеет вид

  

    Временные диаграммы для данного примера получаются такими же, как и в предыдущем примере.

2.2.4. Счётчики с  использованием единичного триггера

          Эти счётчики построены на JKRS-триггерах и могут иметь произвольный модуль счёта. Рассмотрим пример синтеза синхронного счётчика с модулем счёта N=3.

Синтез синхронного счётчика с произвольным порядком счёта состоит из следующих этапов:

1. Определение числа триггеров в счётчике.

2. Составление прикладной таблицы функционирования.

3. Составление карт Карно для переходов каждого триггера.

4. Запись обобщённой таблицы переходов JK-триггера.

5. Составление карт Карно и определение  логических  функций для  каждого входа каждого триггера.

6. Составление принципиальной схемы счётчика.    

1. Определение числа триггеров в счётчике по формуле:  n = Int(log2N), где n -число триггеров;  Int-ближайшее большее целое число;  N-наибольшее число, генерируемое счётчиком;  log2N-двоичный логарифм N. Для выбранного примера   n = Int(log22) = 2.

2. Составление прикладной таблицы функционирования счётчика (табл. 16).  Q2n , Q1n  - старые состояния счётчика, Q2n+1, Q1n+1 – новые состояния счётчика.

                                            Таблица 16

n

Q2n

Q1n

Q2n+1

Q1n+1

0

0

0

0

1

1

0

1

1

0

2

1

0

0

0

3. Составление карт Карно для переходов каждого триггера.

 1 триггер                                                              2 триггер

Q2n \Q1n

0

1

Q2n \Q1n

0

1

0

01

10

0

00

01

1

00

Ф

1

10

Ф

4. Запись обобщённой таблицы переходов JK-триггера.

 Qn

 Qn+1

Jn

Kn

0

0

0

Ф

0

1

1

Ф

1

0

Ф

1

1

1

Ф

0

5. Составление карт Карно для каждого входа каждого триггера и определение логических функций для входов.

1 триггер      J1n =                                              K1n=1

Q2n \Q1n

0

1

Q2n \Q1n

0

1

0

1

Ф

0

Ф

1

1

0

Ф

1

Ф

Ф

2 триггер    J2n = Q1n                                                  K2n =1

Q2n \Q1n

0

1

Q2n \Q1n

0

1

0

0

1

0

Ф

Ф

1

Ф

Ф

1

1

Ф

  1.  Составление принципиальной схемы счётчика .

      Схема моделирования счётчика по модулю  N = 3 в программе Electronics Workbench приведена на рис. 2.27.     Первый триггер в этой схеме является счётчиком-предшественником с модулем счёта N = 2. Второй триггер увеличивает модуль счёта на единицу и поэтому называется единичным триггером.

 

                Рис. 2.27.

        Анализ составленной схемы показывает, что для построения счётчика с произвольным модулем счёта необходимо выполнить следующие действия:

1) представить модуль счёта в виде совокупности чисел 2 и 1. Например: N = 3 = 2 + 1;  или N = 9 = 2*2*2+1 = (2+1)*(2+1); или N = 5 = 2*2 + 1. При этом знак умножения следует трактовать как асинхронную связь между разрядами счётчика, а знак суммирования – как использование единичного триггера;

2) соединить синхронный вход единичного триггера с синхронным входом первого разряда счётчика-предшественника (счётчика модуль которого увеличивается на единицу); 3) соединить инверсный выход единичного триггера с входом J первого разряда счётчика-предшественника;  4) соединить выходы каждого асинхронного разряда  счётчика-предшественника с входами J единичного триггера. Если вход J не имеет конъюнктора, то необходимо подключить внешний конъюнктор.

        Пример: построить и протестировать счётчик по модулю N = 7.

Представим число 7 в виде совокупности чисел 2 и 1.

7 = 6+ 1 = 3*2 +1 = (2 + 1)*2 + 1. Счётчик-предшественник имеет модуль счёта 6 и содержит два асинхронных разряда с модулями счёта 3 и 2. В программе Electronics Workbench при использовании JKRS-триггеров без встроенных конъюнкторов по JK- входам схема счётчика имеет вид (рис.2.28).

                                                             Рис. 2.28.

        В схеме присутствуют два единичных триггера: первый из них (второй слева) увеличивает на единицу модуль счёта равный двум, а второй (четвёртый слева) увеличивает на единицу модуль счёта равный 6. Счётчик работает в смешанной троично-двоичной системе. На приведенной выше схеме он содержит число 5: одна тройка и одна двойка. Состояние 6 показано ниже (рис. 2.29): две тройки.

                                                                    Рис. 2.29.

    

         Таблица состояний счётчика, в которой нумерация триггеров выполнена слева направо, (- в схеме крайний слева триггер, соответствующий младшему разряду счётчика) приведена ниже (табл. 17).

                                                                       Таблица 17

N

0

0

0

0

0

1

0

0

0

1

2

0

0

1

0

3

0

1

0

0

4

0

1

0

1

5

0

1

1

0

6

1

0

0

0

7

0

0

0

0

      Для моделирования этого же счётчика в программе СФЛМ используем уже принятую выше маркировку выходов триггеров и входов схемы, добавив маркировку прямого и инверсного выходов четвёртого триггера числами 16 и 17. Программа  моделирования счётчика с модулём счёта N =7 и построенная с её помощью временная диаграмма (рис. 2.30) приведены ниже.

  

                                               Рис. 2.30.

       

        2.3. Варианты заданий по практическому занятию № 2

       Варианты заданий по практическомузанятию № 2 представлены в табл. 1. Номер предлагаемого задания соответствует номеру фамилии студента в списке группы.

                                                                                                                       Таблица 1

№ задания

Тип исследуемого триггера

Тип триггеров, тип счётчика и модуль счёта простейшего счётчика

Модуль счёта

в схемах

с единичными триггерами

1

Асинхроный RS с инверсными входами

Двухступенчатые DRS, вычитающий, 8

12

2

Асинхроный RS с прямыми входами

Двухступенчатые DRS, суммирующий, 8

11

3

DRS c инверсными RS входами

Двухступенчатые DRS, вычитающий, 16

9 (3*3)

4

DRS c прямыми RS входами

Двухступенчатые  JKRS, суммирующий, 16

10

5

JKRS c прямыми RS входами

Двухступенчатые DRS, суммирующий, 32

9 (8+1)

6

JKRS c инверсными RS входами

Одноступенчатые D,

вычитающий, 32

10

7

Асинхроный RS с инверсными входами

Одноступенчатые D,

суммирующий, 16

12

8

Асинхроный RS с прямыми входами

Двухступенчатые  JKRS, вычитающий, 16

11

9

DRS c инверсными RS входами

Двухступенчатые  JKRS, суммирующий, 8

       9(3*3)

10

DRS c прямыми RS входами

Двухступенчатые  JKRS, суммирующий, 32

9(8+1)

11

JKRS c прямыми RS входами

Одноступенчатые D,

суммирующий, 8

10

12

JKRS c инверсными RS входами

Двухступенчатые DRS, суммирующий, 32

12

13

Асинхроный RS с прямыми входами

Двухступенчатые  JKRS, вычитающий, 16

10

14

Асинхроный RS с инверсными входами

Одноступенчатые D,

суммирующий, 32

12

15

DRS c инверсными RS входами

Двухступенчатые  JKRS, суммирующий, 8

       9(3*3)

16

DRS c прямыми RS входами

Двухступенчатые  JKRS, суммирующий, 32

9(8+1)

17

JKRS c прямыми RS входами

Одноступенчатые D,

суммирующий, 8

12

18

JKRS c инверсными RS входами

Двухступенчатые DRS, суммирующий, 32

10

19

Асинхроный RS с инверсными входами

Одноступенчатые D,

Суммирующий, 16

7

20

Асинхроный RS с инверсными входами

Одноступенчатые D,

суммирующий, 16

10

21

Асинхроный RS с прямыми входами

Двухступенчатые  JKRS, вычитающий, 16

9(3*3)

22

DRS c инверсными RS входами

Двухступенчатые  JKRS, суммирующий, 8

       9(8+1)

23

DRS c прямыми RS входами

Двухступенчатые  JKRS, суммирующий, 32

12

24

JKRS c прямыми RS входами

Одноступенчатые D,

суммирующий, 8

7

25

JKRS c инверсными RS входами

Двухступенчатые DRS, суммирующий, 32

10

                                                           Составил:

                                                              доц. Кузнецов В.Ф.            

 18 


 

А также другие работы, которые могут Вас заинтересовать

44762. Оценка уровня качества телевизора «SAMSUNG» 260 KB
  Телевизор - электронное устройство для приёма и отображения изображения и звука, передаваемых по беспроводным каналам или по кабелю (в том числе телевизионных программ или сигналов от устройств воспроизведения видеосигнала - например, видеомагнитофонов).
44763. Создание проекта СЭУ толкача буксира 2.38 MB
  Целью дипломного проекта является создание проекта СЭУ для вновь проектируемого судна. Учитывая задание на проектировку (тип судна, грузоподъемность, район плавания, требования к маневренности, живучести), а также используя опыт судостроения предыдущих лет...
44764. Предприятие как субъект и объект предпринимательской деятельности 57.38 KB
  Функционирование предприятий в условиях рынка предполагает поиск и разработку каждым из них собственного пути развития. Чтобы не только удержаться, но и развиваться в рынке, предприятие должно улучшать состояние своей экономики
44765. Банковский маркетинг, Краткий конспект лекций 99.59 KB
  Основные понятия банковского маркетинга. Роль маркетинга в банковской деятельности. Концепция банковской технологии маркетинга. Банковская маркетинговая стратегия. Постановка маркетинговой работы в коммерческом банке. Банковская конкуренция. Маркетинг депозитарной деятельности банка. Маркетинг кредитного банковского рынка...