ID: 7152

Название работы: Прямоугольные и пирамидальные дешифраторы

Категория: Лекция

Предметная область: Коммуникация, связь, радиоэлектроника и цифровые приборы

Описание: Прямоугольные и пирамидальные дешифраторы Пирамидальные дешифраторы строятся обычных на двухходовых элементах, где число входных переменных больше двух. Дешифратор наращивается каскадно, путем добавления в дешифратор дополнительных каскадов. Пирамид...

Язык: Русский

Дата добавления: 2013-01-17

Размер файла: 959.5 KB

Работу скачали: 32 чел.

Прямоугольные и пирамидальные дешифраторы

Пирамидальные дешифраторы строятся обычных на двухходовых элементах, где число входных переменных больше двух. Дешифратор наращивается каскадно, путем добавления в дешифратор дополнительных каскадов.

Пирамидальный дешифратор для трех переменных:

f0=1∙2∙3

f1= 1∙2∙ х3

…

f7=x1∙x2∙x3

Используя  базис {и,не}, построим схему (рис.4.1).

Рис.4.1

Число каскадов пирамидальных дешифраторов = (m-1). На каждом каскаде задается сигнал и с учётом инверсий  время дешифрирования  тогда определяется tpc=(m-1) cр+ср.инв. .

Отсюда видно, что при увеличении  числа каскадов быстродействие уменьшается на число каскадов. Это главный недостаток в пирамидальном дешифраторе по сравнению с линейным.

Для получения сравнительных характеристик используется  пирамидальные дешифраторы.  Пирамидальные дешифраторы строятся на основе линейных путем разделения переменных почти пополам.

f0= 1∙2∙3∙4∙5

f1= 1∙2∙3∙4∙ х5

…

f31=x1∙ х2∙х3∙ x4∙ х5

      Рис.4.2

Дешифратор на 5 входов строится из 2 дешифраторов линейных: на 2  и на 3 входа, при этом быстродействие ухудшается примерно на величину ср и коэффициент объединения на входе  превышает 3.

Дешифраторы используются для преобразования 2-го входа адреса доступного по шине адреса ША. Если ША 32-ух разрядная, то в этом случае необходим дешифратор с 32-мя входами, который может обратится к 232 ячейкам памяти

Тригеры.

Под триггером понимается элемент памяти, имеющий 2 устойчивых состояния (би-стабильная схема), позволяющих хранить 1 бит информации. Тригеры бывают: RS, JK, D, T -  название их идет от английских слов. Они бывают асинхронные и синхронные, которые имеют дополнительный синхронизирующий вход.

По использованию они бывают: одноступенчатые (с одним элементом памяти), двухступенчатые (2-мя триггерами) и с разделением моментов времени записи и чтения.

Рассмотрим триггер RS типа – асинхронный RS триггер. Асинхронные триггеры строятся на базисе элементов {и,не},{или,не}.

S-set

R-reset

Рис.4.3

Если на вход S подают  логическую «1», а на R - логический «0», то

Q= Q v 1 = 1 =0

                                 Таблица 4.1

S	R	Q
0	0	Q(t1)
0	1	0
1	0	1
1	1	*

*- означает «начать режим автогенерации».

Закон функционирования триггера зависит от состояния SR:

Q(t)=Q(t-1)R∙S v S∙ R

В отсутствии сигналов находим когда SR=0,триггер сохраняет пред-ее состояние 1) если на вход S=1 , на R=0 в триггере устанавливаются единственное состояние на прямом будет 1, на инверсном = 0

3) если на входе R=1, а на вход S=0 триггер нуль, состояние на входах 11 не допустимы.