7240

Структурные схемы статических интегральных микросхем запоминающих устройств

Контрольная

Коммуникация, связь, радиоэлектроника и цифровые приборы

Структурные схемы статических интегральных микросхем запоминающих устройств Основной запоминающий элемент статической памяти Структурная схема ИС Структурная схема ИС с одноразрядной организацией Структурная схема ИС со слова...

Русский

2013-01-20

183.5 KB

19 чел.

Структурные схемы статических интегральных микросхем запоминающих устройств

  1.  Основной запоминающий элемент статической памяти
  2.  Структурная схема ИС
  3.  Структурная схема ИС с одноразрядной организацией
  4.  Структурная схема ИС со словарной (одномерной, одноадресной организацией)
  5.  Организация считывания и записи в ИС со словарной структурой
  6.  Отличительные особенности статических ИС ОЗУ
  7.  Разновидности ИС ОЗУ статического типа


  1.  Основной запоминающий элемент статической памяти

1. 1. Схемы ячеек ЗУ статического типа, выполненных на МОП– транзисторах с n-каналами

.

Рисунок 1 - Схемы ячеек ЗУ статического типа, выполненных на МОП– транзисторах с n-каналами

На рисунках а) б) показаны ячейки МОП ОЗУ со словарной выборкой, а на рисунках в) г)  с 2-х координатной (одноразрядной) выборкой


1.2 Схемы ячеек ЗУ статического типа, выполненных на МОП–транзисторах n и p-типа (комплементарная МОП-структура – КМОП)

Рисунок 2 - Схемы ячеек ЗУ статического типа, выполненных на МОП–транзисторах n и p-типа

На рисунках а) и б) показаны ячейки КМОП ОЗУ соответственно  со словарной выборкой и с координатной выборкой

В обоих случаях ячейка ЗУ содержит триггер, являющийся элементом памяти и управляющие ключи для выбора ячейки, записи и считывания информации.

Так как  энергопотребление КМОП - ячеек гораздо ниже, чем n-МОП, то уровень интеграции, достигаемый в КМОП ОЗУ существенно выше уровня n-МОП.


  1.  Структурная схема ИС

2.1 Структурная схема микросхемы статической памяти

Рисунок 3 - Структурная схема микросхемы статической памяти

А – адресная шина;

D – двунаправленная шина данных;

DCx – дешифратор строк;

DCy – дешифратор столбцов.

 – входы строб-сигналов записи – считывания;

– вход сигнала разрешения записи – считывания.

2.2 Микросхема содержит основной узел - матрицу-накопитель. Накопитель – матрица элементов памяти с одноразрядной или словарной организацией.

Выбор одного из разрядов (для м/с с одноразрядной организацией) или одного из слов (для м/с со словарной организацией) накопителя осуществляется с помощью дешифраторов строк DCx и столбцов DCy матрицы соответственно.

Микросхема может работать в трех режимах: режим считывания, режим записи и режим хранения.

2.3 Режим работы определяется сигналами, подаваемыми на входы схемы управления согласно временной диаграмме, показанной на рисунке 4.

Рисунок 4- Временные диаграммы записи данных микросхемы

А - сигналы адресной шины;

D - сигналы шины данных;

 – строб-сигналы записи – считывания (выбор кристалла, разрешение включения выходных ключей м/с);

– сигнал разрешения записи – считывания.

Основные параметры ИС ОЗУ:

-информационная емкость, бит;

- время доступа, нс;

-время записи данных, нс;

-время считывания, нс;

- удельная потребляемая мощность, мкВт/бит


  1.  Структурная схема ИС с одноразрядной организацией

3.1 Структурная схема ИС с одноразрядной организацией содержит матрицу-накопитель, дешифраторы адреса, схему управления записью-считыванием

Рисунок 5 - Структурная схема ИС с одноразрядной организацией

3.2  Условно-графическое обозначение

Рисунок 6 – Условно-графическое обозначение ИС с одноразрядной организацией

  1.  Структурная схема ИС со словарной (одномерной, одноадресной) организацией

4.1 Накопитель, допустим, 128128= 16384 элемента памяти разбивается на 8 секций16 столбцов128 строк. Каждая секция содержит в себе биты одного разряда 8-ми разрядного слова.

Рисунок 7 – Структурная схема ИС со словарной (одномерной, одноадресной) организацией

1.2 Условно-графическое обозначение


5. Организация считывания и записи информации в ИС со словарной структурой


6.
Отличительные особенности статических ИС ОЗУ

Отличие ИС статических ОЗУ от динамических ИС ОЗУ состоит в следующем:

- емкость значительно меньше из-за сложного элемента памяти (триггер);

--быстродействие существенно выше, практически в два-три раза ( время обращения 8,5- 15 нс для nMOП и около 80-100 нс для К-МОП);

- управление при записи и считывании данных намного проще ( используется всего три управляющих сигнала . Нет необходимости разделять и мультиплексировать адреса строк и столбцов, т.к. не требуется построчная автоматическая (после каждого обращения) и принудительная регенерация данных (каждые 2-8 мс).

Статические ИС ОЗУ используются в основном для создания СОЗУ (кэш памяти).

7. Разновидности ИС ОЗУ статического типа

Производятся и используются следующие виды ИС ОЗУ статического типа:

-Asyns SRAM (ASRAM);

-Syns Burst SRAM (SB SRAM);

-Pipelined Burst SRAM(PB SRAM).


Дешифратор адреса строк

T0

T48

T240 255

T1

T63

T241

T15

T49

255

Ключи МОП

Ключи МОП

Ключи МОП

Дешифратор адреса столбцов

Ключи МОП

Устройство

Ввода-вывода

1

А0

А1

А2

А3

А4

А5

А6

А7

X0

X3

X15

A0

A1

A2

A3

A4

A5

A6

A7

DI

DO

5 В

0 В

RAM

256

Строки 000

Устройство управления

Дешифратор адреса столбцов

Регистр адреса столбцов

Регистр адреса строк

Дешифратор адреса строк

Накопитель 128128=16384 элементов

памяти

Секции

0       1       2       3       4          5     6       7

Столбцы

0..15                                                                0.15                                                    

0

7

А0

А10

0………………………………………..15

Усилители

записи-считывания

0………………………………………..15

А4

А3

к УВВ

от УУ

 DIO0

 

 DIO7

127

Ключи столбцов

0

   Секция 1

15

15

0  Секция 0  

  16128=2048

15                    

0          Секция 7

15                    

000

A0

A1

A2

A3

A4

A5

A6

A7

A8

A9

RAM

16 k

DIO

0

1

2

3

4

5

6

7

5 В

0 В

Выходной каскад с открытым эмиттером

Выходной каскад с открытым коллектором

Цикл считывания

Цикл записи

ADR

OE

СS

W/R

DATA

Буфер выходных данных открыт

Буфер выходных данных закрыт

D1out

D2in

ADR 1

ADR 2