72686

Структурный синтез логического преобразователя УА

Курсовая

Коммуникация, связь, радиоэлектроника и цифровые приборы

Потребность в вычислениях возникла у людей на самых ранних стадиях развития человеческого общества. Причем с самого начала для облегчения счета люди использовали различные приспособления ( счеты, арифмометры). Многие из них были весьма интересными и остроумными по принципу действия...

Русский

2014-11-26

275.05 KB

2 чел.


Содержание

Введение

1 Общие принципы построения и реализации синхронных управляю    щих автоматов.

1.1 Обобщённая структура и принцип функционирования синхронных управляющих автоматов.

1.2  Последовательность синтеза синхронных управляющих автоматов.

1.3 Современная элементная база для реализации логических преобразователей и блоков памяти управляющих автоматов.

  1.  Исходные данные для курсового проектирования

2 Анализ  ГСА синтезируемого УА и детализация его структурной схемы

2.1.Анализ и разметка ГСА

2.2Структурное кодирование внутренних состояний УА

2.3Детализация блока памяти УА

3 Структурный синтез логического преобразователя УА

3.1Разработка расширенной структурной таблицы переходов и выходов УА

3.2Составление логических уравнений для выходных сигналов и функций возбуждения триггеров

3.3Минимизация логических уравнений

4 Разработка и оформление схемы электрической функциональной синтезированного синхронного УА

Заключение

        Список литературы

        

Введение

Потребность в вычислениях возникла у людей на самых ранних стадиях развития человеческого общества. Причем с самого начала для облегчения счета люди использовали различные приспособления ( счеты, арифмометры). Многие из них были весьма интересными и остроумными по принципу действия, но все они обязательно требовали, чтобы в процессе вычислений активно участвовал человек-оператор. Качественно новый этап развития вычислительной техники наступил с изобретением и созданием электронных вычислительных машин, которые работают автоматически, без участия человека, в соответствии с заранее заданной программой.

В настоящее время электронные вычислительные машины применяются во многих областях науки, техники и народного хозяйства. В основном они используются: для решения сложных математических и инженерных задач, в качестве управляющих машин в промышленности и военной технике, в сфере обработки информации.

Основные устройства электронных вычислительных машин (процессоры, каналы ввода – вывода, контроллеры, устройства управления внешними устройствами и т.п.) представляются в виде композиции операционного (ОА) и управляющего (УА) автоматов.

Операционный автомат служит для выполнения действия над операндами. Управляющий автомат вырабатывает управляющие сигнала, определяющие последовательность действий операционного автомата.

Множество микроопераций, реализуемых в ОА – Y={y1,…,yN}, возбуждаются управляющими сигналами из УА - y1,…,yN. Каждому управляющему сигналу соответствует определённая микрооперация.

ОА также вычисляет значения логических условий, которым ставится в соответствие множество осведомительных сигналов X={x1,…,xN}, являющихся входными сигналами УА. УА задаёт порядок микрокоманд в ОА, вырабатывая последовательность управляющих сигналов в зависимости от микропрограммы и значений логических условий.

Наименование операции, которую необходимо выполнить в операционном устройстве, задаётся кодом операции.

1 Общие принципы построения и реализации синхронных управляющих автоматов

1.1 Обобщённая структура и принцип функционирования синхронных управляющих автоматов

Абстрактный автомат имеет один вход и один выход. Автомат работает в дискретном времени, принимающем целые неотрицательные значения.

Абстрактный  автомат  реализует некоторое отображение множества слов входного алфавита Z в множество слов выходного алфавита W т.е. если на вход автомата, установленного в начальное состояние a1, подавать буква за буквой некоторую последовательность букв входного алфавита z(0), z(1), z(2), … - входное слово, то на выходе автомата будут последовательно появляться буквы выходного  алфавита w(0), w(1), w(2), … - выходное слово. Каждому входному слову соответствует определенное выходное слово, структура которого определяется функциями переходов и выходов.
Таким образом  понятие "работа автомата" понимается как преобразование входных слов в выходные слова. Структурной моделью нулевого уровня абстрактного автомата является модель (рисунок 1.1).


                   Z                             W

Рисунок 1.1  - Структурная модель абстрактного автомата (нулевой уровень)

По способу организации автоматного времени все автоматы делят на два больших класса: синхронные автоматы и асинхронные автоматы. Для синхронных автоматов моменты времени, в которых фиксируются изменения состояния автомата, задаются специальным устройством - генератором синхронизирующих сигналов (синхросигналов). Генератор формирует синхронизирующие сигналы через определенные промежутки времени, длительность которых может быть постоянной или переменной. В асинхронных автоматах моменты перехода автомата из одного состояния в другое заранее не определены, так как их продолжительность целиком определяется временем переходных процессов, происходящих в автомате.

Управляющий автомат (УА) генерирует последовательность управляющих сигналов из множества у1 . . . уm (сигналы у1 . . . уm называются микрооперациями, каждый из сигналов может принимать только одно из значений 1 или 0), предписанную микропрограммой У; и соответствующую значениям логическим условий х1...хn. При выполнении процессором пакета  микропрограмм на его входы последовательно подаются коды операции, которые соответствуют той или иной микропрограмме. На входы процессора
могут поступать внешние сигналы логических условий, а с выходов сниматься сигналы для управления внешними устройствами.
Переход на новый шаг алгоритма осуществляется только с приходом специального сигнала синхронизации (S).

Выходные сигналы у1...уm могут иметь различную длительность. Математической моделью управляющих автоматов, формирующих короткие выходные сигналы, является модель Мили, а для автоматов, формирующих длинные выходные сигналы - модель Мура.

         

1.2  Последовательность синтеза синхронных управляющих автоматов

Синтезируемый УА на уровне «чёрного ящика» (рисунок 1.2)




Рисунок 1.2 - Синтезируемый УА на уровне «чёрного ящика»

Порядок выполнения действий во времени определяется в форме функций управляющего автомата.

Функция управляющего автомата – это операторная схема алгоритма (микропрограммы), функциональными операторами которой являются символы у1,...,уm, отождествляемые с микрооперациями, и в качестве логических условий используются булевы переменные х1,...,хL. Операторная схема алгоритма наиболее часто представляется в виде граф-схемы алгоритма (ГСА).

ГСА определяет вычислительный процесс последовательно во времени, устанавливая порядок проверки логических условий х1-хL и порядок следования микроопераций у1-уm.

       В данном курсовом проекте синхронный управляющий автомат,
реализуется некоторым алгоритмом функционирования, который формально задаётся  начальным языком описания как граф - схема алгоритма (ГСА).

ГСА – ориентированный связный граф, содержащий одну начальную (А0), одну

конечную (Ак) и произвольное конечное множество условных Х={x1,...,xl}  и операторных А = {А1,.,Ам} вершин. Любой алгоритм должен начинаться и заканчиваться символами начальной и конечной вершин. Начальная вершина не имеет входов, конечная – выходов. Конечная, операторная и условная вершины имеют по одному входу, причем входящая линия может образовываться слиянием нескольких линий. Начальная и операторная вершины имеют по одному выходу, а условная – два выхода, помеченных символами 1 и 0. Операторной вершине сопоставляется вполне определенный оператор Ам, символизирующий некоторые действия Yt. Yt – подмножество множества Y={y1, y2,..., yn}, называемого множеством микроопераций. Разрешается в различных операторных вершинах запись

одинаковых подмножеств множества Y. Внутри условных вершин  записывается один из элементов множества X={x1, x2, ..., xl}, называемого множеством логических условий. Разрешается в различных условных вершинах запись одинаковых элементов множества Х.

ГСА удовлетворяет следующим условиям:

  1.  входы и выходы вершин соединяются друг с другом с помощью дуг, направленных всегда от выхода ко входу;
  2.  каждый выход соединён только с одним входом;
  3.  любой вход соединяется, по крайней мере, с одним выходом;
  4.  любая вершина ГСА лежит, по крайней мере, на одном пути из начальной вершины к конечной;
  5.  в каждой условной вершине записывается один из элементов множества Х={ х1...хn } логических условий (разрешается в различных условных вершинах запись одинаковых элементов множества Х);
  6.  один из выходов условной вершины, помеченный «0» или « 1 », может соединяться с её входом;
  7.  в каждой операторной вершине записывается оператор (микрокоманда) У; - подмножество множества микроопераций У={ у1...уm } (разрешается запись в различных операторных вершинах одинаковых микрокоманд).

1

0

а), б)  начальная и конечная вершины; в)  операторная вершина; г) условная вершина.

Рисунок 1.3 - Графическое представление вершин ГСА

ГСА - это ориентированный связный граф, включающий вершины четырёх типов: начальную, конечную, операторную и условную (рисунок 1.3). Конечная, операторная и условная вершины имеют по одному входу, начальная вершина входов не имеет. У начальной и операторной вершин по одному выходу, у условной - два выхода, помеченных символами 1 и 0. конечная вершина выходов не имеет.

На первом этапе формализации алгоритм функционирования УА разбивается на ряд шагов, выполняемых последовательно. В процессе такого разбиения выделяются все операции по выполнению алгоритма, а также условия выполнения этих операции на каждом конкретном шаге.
Выполняемые операции заносятся в операторные вершины ГСА, а условия перехода от одного оператора к другому - в условные вершины.

  1.3 Современная элементная база для реализации логических преобразователей и блоков памяти управляющих автоматов.

Существуют два основных типа управляющих автоматов:

Жесткая логика (схемная реализация логики управления) предусматривает реализацию множества состояний автомата блоком памяти (БП) на запоминающих элементах (триггерах, регистрах), а функции выходов и переходов формируются комбинационной схемой (КС). Алгоритм функционирования УА в этом случае полностью определяется схемой соединения его элементов.

Управляющий автомат с жесткой, или схемной, логикой.  Строится конечный автомат, в котором необходимое множество состояний представляется состояниями k запоминающих элементов:

q = {q1, q2, …, qk}

Жесткость и сложность структуры этого типа управления являются основным его недостатком, высокое быстродействие - главным преимуществом.

Гибкая логика управления (программная реализация логики управления) предусматривает для реализации отдельных функций наличие хранимых программ, составленных из команд, каждая из которых, в свою очередь, определяет одну или несколько элементарных операций, Принцип программного управления, используемый повторно для реализации отдельных сложных операций как последовательности элементарных микроопераций, получил название принципа микропрограммного управления.

Управляющий автомат с хранимой в памяти логикой (с «запоминаемой или программируемой логикой»).  В этом случае функции переходов и выходов А и В управляющего автомата реализуются хранимой в памяти совокупностью микрокоманд. Микропрограммный способ управления позволяет легко вносить изменения в систему команд МП, путем записи в ЗУ микропрограммы выполнения новой команды. Недостатком микропрограммного способа управления является ограниченность скорости быстродействия МП быстродействием управляющего ЗУ [1]

Структура управляющего автомата во многом зависит от принципа его построения.
Принцип схемной логики (жёсткая логика) предусматривает реализацию множества состояний автомата блоком памяти (БП) на запоминающих элементах (триггеры), а функции выходов и переходов формируются логическим преобразователем (ЛП). Алгоритм функционирования УА в этом случае полностью определяется схемой соединения его элементов.




Рисунок 1.4 - Принцип схемной логики

Первый уровень структурной реализации УА.

ЛП представляет собой комбинационную схему. БП содержит r элементов памяти, которыми для синхронных автоматов являются специально разработанные синхронные элементарные автоматы с памятью, которые стали называть триггерами. Наибольшее распространение получили несколько разновидностей синхронных триггеров, которые получили следующие наименования: RS - триггер, D - триггер, Т - триггер, JK - триггер. Отличаются данные триггеры количеством информационных и управляющих сигналов, а также способами записи в них хранимой информации. Блок памяти на своих выходах d1 . .dr должен формировать двоичный код, который соответствует номеру текущего шага алгоритма УА, или текущему внутреннему состоянию автомата. Предварительно все возможные внутренние состояния УА обозначаются некоторыми абстрактными символами, которым затем ставятся в однозначное соответствие двоичные структурные коды. На входы блока памяти должны воздействовать сигналы f1. . . fr, которые формируются ЛП и в совокупности образуют двоичный код, соответствующий структурному коду следующего внутреннего состояния УА. Совокупность одновременно формируемых сигналов f1 . . . fr принято называть функцией возбуждения блока памяти, а каждый отдельный сигнал f1. . . fr - функциями возбуждения элементов памяти.

Задачей логического преобразователя является формирование выходных сигналов УА и функций возбуждения элементов памяти как некоторой системы логических функций, аргументами которых являются переменные х1, . . .хn, d1...dr. Такую систему логических функций принято называть каноническими логическими уравнениями УА, которые и должны реализоваться логическим преобразователем.

В качестве элементного базиса для реализации ЛП выбрана двухуровневая программируемая логическая матрица (ПЛМ). Это обусловлено тем, что в настоящее время ПЛМ являются весьма доступными, для широкого пользователей, высоко экономичными  как для серийного, так и для разового производства изделий вычислительной техники, ориентированы на реализацию системы логических функций, представленных в дизъюнктивных нормальных формах (ДНФ). Весьма существенным является также и то, что при использовании ПЛM в качестве элементного базиса для ЛП предоставляется возможность реализации в рамках данного курсового проекта УА достаточной сложности при компактном его графическом изображении в виде схемы электрической функциональной. Принцип программируемой логики (гибкая логика) предусматривает для реализации отдельных функций наличие хранимых программ, составленных из команд, каждая из которых, в свою очередь, включает одну или несколько элементарных операций.
Принцип программного управления, используемый повторно для реализации отдельных сложных операций как последовательности элементарных микроопераций, получил название принципа микропрограммного управления.
    

1.4 Исходные данные для курсового проектирования

Задание на курсовое проектирование включает в себя следующие исходные данные:

  1.  тип управляющего автомата - Мура;
  2.  тип синхронных триггерных схем - JK - триггеры;
  3.  способ структурного кодирования внутренних состояний управляющего автомата – тривиальное кодирование;
  4.  граф - схема алгоритма функционирования управляющего автомата (рисунок 1.5);
  5.  Таблица микрокоманд управляющего автомата (таблица 1.1).

25

Рис. 2.15

Рисунок 1.5 - Схема алгоритма функционирования управляющего автомата

Таблица 1.1

Yi

микрооперации

y1

y2

y3

y4

y5

y6

y7

Y1

1

0

0

1

1

0

0

Y2

0

1

0

0

0

0

1

Y3

1

1

0

0

1

0

1

Y4

0

0

1

0

1

0

0

Y5

0

1

0

1

0

1

1

Y6

0

0

1

0

0

1

0

Y7

1

1

1

1

0

1

0

Y8

1

1

0

1

1

0

1

Y9

0

1

0

0

0

1

0

Y10

0

0

1

1

0

0

1

2 Анализ  ГСА синтезируемого УА и детализация его структурной схемы

2.1 Анализ и разметка граф-схемы алгоритма

На этом этапе важно  построение абстрактного автомата, удовлетворяющего заданному описанию, но содержащему минимально возможное количество состояний.

Переход от алгоритмического описания к автоматному осуществляется путём разметки ГСА.

Правила разметки ГСА при реализации автомата по модели Мура:

  1.  символом начального состояния а1 отмечаются начальная и конечная операторные вершины;
  2.  все операторные вершины отмечаются различными символами а2 …аi …аn;
  3.  каждая операторная вершина ГСА должна быть отмечена только одним индивидуальным символом аi.

В результате разметки ГСА по указанным правилам удается определить множество внутренних состояний УА  А = { а1, …аi ,…аn }, а также мощность этого множества, которая равна  IАI = n.

Указанные правила разметки сформулированы для однократно выполняемых алгоритмов, при этом конечное состояние УА отождествляется с начальным состоянием.

В данном курсовом проектировании используется инициальный автомат, то есть автомат, в котором до подачи синхронизирующих сигналов элементы блока памяти приводятся в определённые начальные состояния специальным сигналом начальной установки (НУ).

По приведённым выше правилам, произведём разметку заданной граф - схемы алгоритма (рисунок 2.1). 

Рисунок 2.1- Граф - схемы алгоритма

В результате разметки ГСА определим множество внутренних состояний управляющего автомата: А= {а1…а13}, а также мощность этого множества: |A|=n=13.

По разметке ГСА ( рисунок 2.1) составим прямую таблицу переходов и выходов.

Прямой таблицей переходов и выходов называют таблицу, в которой последовательно перечисляются все переходы сначала из первого состояния во все допустимые, потом из второго и так далее до последнего состояния.

Таблица содержит следующие переменные:

аm - состояние УА, из которого осуществляется переход за один так автоматного времени;

 аs - состояние УА, в которое осуществляется переход за один такт  автоматного времени;

Х (am, aS) - логическое условие перехода из аm в аs;

Y (аm) - микрокоманда (подмножество микроопераций), выполняемая автоматом в состоянии аm (для автомата типа Мура).

Каждая строка таблицы соответствует одному из путей перехода из одного состояния в другое, имеющемуся в ГСА ( таблица 2.1).

Таблица переходов и выходов

Таблица 2.1

аm,    Y (аm)

аs

X (аm,аs)

а1,    Y1

а2

1

а2,    Y2

а2

1

а2,    Y2

а2

х1 х2 х4 1

а2,    Y3

а7

х1 2

а3,    Y6

а4

х6

а3,    Y6

а6

6

а4,    Y7

а5

1

а5,    Y1

а6

1

а6,    Y8

а3

1

а6,    Y8

а4

1

Продолжение таблицы 2.1

а7,    Y3

а8

х3

а7,    Y3

а9

3

а8,    Y4

а10

1

а8,    Y4

а11

х1

а9,    Y5

а1

1

а10,    Y3

а12

х3

а10,    Y3

а13

1

а11,    Y3

а12

х3

а11,    Y3

а13

3

а12,    Y5

а1

1

а13,    Y4

а1

1

2.2 Структурное кодирование внутренних состояний УА

Представляем  все абстрактные символы, обозначающие входные, выходные сигналы и состояния автомата,  стандартным и  однозначным, технически реализуемым способом.

Такое единообразное представление всех абстрактных символов, необходимых для задания автомата называется структурным кодированием входных, выходных сигналов и состояний автомата.

В настоящее время самым распространенным способом структурного кодирования является двоичное кодирование. Структурное кодирование проводится в два этапа: определяется количество () двоичных разрядов, необходимое и достаточное для двоичного представления некоторого множества абстрактных символов; осуществляется сопоставление каждому отдельному абстрактному символу  - разрядного двоичного кода.

В самом простейшем случае величина  находится на основе следующего соотношения:

β=1+int (log2(α-1)) ,                                                (2.1)

где  - мощность множества кодируемых символов абстрактного  алфавита;

  int (w) – целая часть (w).

α=|A|=13

              β=1+int (log2(13-1))=1+int (log212)=1+3=4                                       (2.2)

Для структурного кодирования состояний синхронного автомата используются специальные методы кодирования, в данной курсовой работе:

  1. тривиальное кодирование.

При тривиальном кодировании исходными данными является мощность символов абстрактного алфавита состояний автомата, полученных в результате разметки ГСА. После определения количества двоичных разрядов, необходимых для структурного кодирования, каждому абстрактному символу состояния автомата сопоставляется двоичный код, отличный от всех остальных и без какого – либо регламентирующего правила, вплоть до случайного сопоставления. Структурный код начального состояния автомата используется для определения соответствующих асинхронных входов R и S, которые должны быть объединены и подключены к сигналу начальной установки.

Таблица 2.2

ai

d3

d2

d1

d0

a1

0

0

0

0

a2

0

0

0

1

a3

0

0

1

0

a4

0

0

1

1

a5

0

1

0

0

a6

0

1

0

1

a7

0

1

1

0

a8

0

1

1

1

a9

1

0

0

0

a10

1

0

0

1

a11

1

0

1

0

a12

1

0

1

1

a13

1

1

0

0

Найденный структурный код начального состояния автомата используется для определения соответствующих асинхронных входов R и S, которые должны быть объединены и подключены к сигналу начальной установки.

По окончании этапа структурного кодирования находятся структурные (двоичные)  коды каждому состоянию автомата, что позволяет перейти к этапу детализации блока памяти.

2.3Детализация блока памяти

В данном курсовом проекте для синхронного УА со схемной логикой (таблица 2.3) блок памяти строится на  комбинированных синхронных двухтактных  JK – триггерах (рисунок 2.2).

Таблица 2.3

R

S 

C

K

J 

Q

Q+

0

0

0

*

*

0/1

0/1

0

0

0

0

0/1

0/1

0

0

0

1

0

Рисунок 2.2 - Комбинированный  синхронный  двухтактный JK – триггер

1

0

0

0

1

1

1

0

0

1

0

0

0

0

0

1

0

1

0

0

0

1

1

0

1

0

0

1

1

1

0

0

1

*

*

*

0/1

1

1

0

*

*

*

0/1

0

1

1

*

*

*

0/1

*

Триггер - это простейшее устройство с двумя устойчивыми состояниями, предназначенное для ввода, хранения и вывода одного бита информации в двоичных кодах.

Входы триггера и подаваемые на них сигналы делятся на информационные и вспомогательные. Информационные сигналы управляют состоянием триггера, которое определяется значением (0 или 1) сигнала на его основном Q- выходе. С другого Q - выхода снимается инверсный сигнал. При Q = 0 говорят, что триггер находится в нулевом состоянии или состоянии логического 0; при Q = 1 - в единичном состоянии или состоянии логической 1 Вспомогательные сигналы служат для предварительной установки триггера в начальное состояние. Особенностью комбинированных триггерных схем является то, что наряду с наличием у них синхронно управляемых информационных входов, присутствуют также и входы асинхронной установки S и R триггеров в единичное “1”  и нулевое “0” состояния. Входы асинхронной установки триггеров обозначены на УГО отдельными от синхронных входов зонами. Входы асинхронной установки необходимы для приведения триггеров в некоторые исходные (начальные) состояния, которые в совокупности соответствуют начальному состоянию синтезируемого синхронного управляющего автомата. Сигнал, подаваемый на входы асинхронной установки триггеров для приведения их в начальные состояния, принято называть сигналом сброса (Reset) или начальной установки (Н.У.). Сигнал начальной установки должен воздействовать только на один из асинхронных входов (S или R) каждого триггера. Не задействованные для начальной установки входы триггеров должны быть подключены к дополнительному сигналу, который является постоянным и пассивным для данного типа триггера.

Для логического  преобразователя  синтезируемого управляющего автомата используем синхронный  JK триггер, который легко модифицируются в D или T триггеры ( рисунок 2.3, рисунок 2.4)

D

1

Рисунок 2.3 - Модификация комбинированного синхронного двухтактного JK – триггера в синхронный двухтактный D-триггер

T

Рисунок 2.4 - Модификация комбинированного синхронного двухтактного

JK – триггера в синхронный двухтактный T-триггер

Модификация  JK триггера позволяет не только уменьшить сложность логического преобразователя, но и повысить надежность синтезируемого автомата, так как устраняются запрещенные входные комбинации на информационных входах триггеров.

Для реализации блока памяти используем  комбинированные JK  -триггеры, данные примера таблица 2.3 и рисунка 2.3, предоставляется возможность следующей детализации блока памяти, схема электрическая функциональная (рисунок 2.5).

                                                               

Рисунок 2.5 - Детализация блока памяти

3 Структурный синтез логического преобразователя УА

3.1 Разработка расширенной структурной таблицы переходов и выходов УА.

Исходными данными для составления расширенной  структурной  таблицы переходов и выходов являются таблицы 2.1 и данные, полученные в результате структурного кодирования состояний автомата (таблица 2.2).

Расширенные структурные таблицы переходов и выходов  содержат дополнительную  информацию о структурном коде состояния автомата в текущий момент времени К(аm), о структурном коде автомата в последующий момент времени К(аs), а также структурный код функции возбуждения блока памяти Fms), который должен формироваться логическим преобразователем для подготовки перехода автомата из состояния аm  в состояние  аs. В зависимости от используемых триггерных схем функция возбуждения Fms) определяется различным образом.

В данных  таблицы для автомата типа Мура в графах Y (аms) и Y (аm) производится   детализация    микроопераций,  составляющих   микрокоманды  Y (аms) или Y (аm), в соответствии с данными представленными в таблицах 2.1 – 2.2.

При использовании D – триггеров функция возбуждения блока памяти находится на основании следующего уравнения:

Fms) = К(аs).                                       (3.1)

Из уравнения (3.1) следует следующая система уравнений:

f1 = d1(аs)

f2 = d2(аs)

….                                                 (3.2)

fr = dr(аs)

 В качестве структурных кодов в данных таблицах используются коды, представленные в таблице 3.1.

Таблица 3.1

am, Y (аm)

K( am)

as

K(аs)

X (аm,аs)

F(аm,аs)

d3

d2

d1

d0

d3

d2

d1

d0

f3

f2

f1

f0

a1,      y1y3y6

0

0

0

0

a2

0

0

0

1

1

0

0

0

1

a2,     y2y5

0

0

0

1

a2

0

0

0

1

1

0

0

0

1

0

0

0

1

a2

0

0

0

1

х1х2х41

0

0

0

1

a2, y1 y2y3y5

0

0

0

1

a7

0

1

1

0

х1 2

0

1

1

0

a3,     y3y4y7

0

0

1

0

a4

0

0

1

1

х6

0

0

1

1

0

0

1

0

a6

0

1

0

1

6

0

1

0

1

a4, y3 y5y6y7

0

0

1

1

a5

0

1

0

0

1

0

1

0

0

a5,      y1y3y6

0

1

0

0

a6

0

1

0

1

1

0

1

0

1

a6,      -

0

1

0

1

a3

0

0

1

0

1

0

0

1

0

a6,      -

0

1

0

0

a4

0

0

1

1

1

0

0

1

1

a7, y1 y2y3y5

0

1

1

0

a8

0

1

1

1

x3

0

1

1

1

a7, y1 y2y3y5

0

1

1

0

a9

1

0

0

0

3

1

0

0

0

a8,     y1y4y7

0

1

1

1

a10

1

0

0

1

1

1

0

0

1

a8,     y1y4y7

0

1

1

1

a11

1

0

1

0

x1

1

0

1

0

a9, y2 y4y5y7

1

0

0

0

a1

0

0

0

0

1

0

0

0

0

a10,y1y2y3y5

1

0

0

1

a12

1

0

1

1

x3

1

0

1

1

a10,y1y2y3y5

1

0

0

0

a13

1

1

0

0

1

1

1

0

0

a11,y1y2y3y5

1

0

1

0

a12

1

0

1

1

x3

1

0

1

1

a11,y1y2y3y5

1

0

1

0

a13

1

1

0

0

3

1

1

0

0

a12,y3y5y6y7

1

0

1

1

a1

0

0

0

0

1

0

0

0

0

a13,    y1y4y7

1

1

0

0

a1

0

0

0

0

1

0

0

0

0

3.2 Составление логических уравнений для выходных сигналов и функций возбуждения триггеров

Для автомата типа Мура логические уравнения функций выходов (yi) формируется на основе графы am, Ym) соответствующей структурной таблицы (в данном случае таблицы 3.1). Функции выходов для автомата типа Мура представляют собой дизъюнкции только конъюнкций структурного кода исходного состояния автомата K( am) по тем строкам структурной таблицы, в которых присутствует выходной сигнал yi. Логические уравнения для функций выходов автомата типа Мура не содержат символов входных переменных. Логические уравнения составляются для всех выходных сигналов

Для автомата типа Мура, представленного расширенной структурной таблицей 3.1, логические уравнения для функций возбуждения элементов памяти будут иметь следующий вид:

f0 = d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * х1х2х41  + d0 * d1 * d2* d3 * х6  + d0 * d1 * d2* d3 * 6 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * х3 + d0 * d1 * d2* d3 * 1  + d0 * d1 * d2* d3 * x3  + d0 * d1 * d2* d3 * х3

f1= d0 * d1 * d2* d3 *х1 2 + d0 * d1 * d2* d3 * х6 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * x3 + d0 * d1 * d2* d3 * x1 + d0 * d1 * d2* d3 * x3 + d0 * d1 * d2* d3 * x3

f2= d0 * d1 * d2* d3 *х1 2 + d0 * d1 * d2* d3 * 6 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * x3 + d0 * d1 * d2* d3 * 1+ d0 * d1 * d2* d3 * 1

f3 = d0 * d1 * d2* d3 * 3 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * x1 + d0 * d1 * d2* d3 * x3 + d0 * d1 * d2* d3 * 1 + d0 * d1 * d2* d3 * x3 + d0 * d1 * d2* d3 * 3

Для начала по таблице 3.1 определим микрооперации, выполняемые одновременно при реализации УА каждой из микрокоманд Уi. Полагается, что если микрооперация равна 1, то она выполняется в данной микрокоманде, а если равна 0, то не выполняется. Таким образом, содержимое таблицы 3.1 можно представить следующим образом:

Y1 = {y1,y3,y6};

Y2 = {y2,y5};

Y3 = {y1,y2,y3,y5};

Y4 = {y1,y4,y7};

Y5 = {y2,y4,y5,y6};

Y6 = {y3,y4,y7};

Y7 = {y3,y5,y6,y7};

Y8 = -;

3.3Минимизация логических уравнений

Минимизация в широком смысле слова — такое преобразование логических выражений, которое упрощает их в смысле некоторого критерия. Целью минимизации одиночных логических функций является сокращение ранга и числа элементарных конъюнкций,  входящих в исходную ДНФ логической функции. В результате минимизации по таким критериям могут быть получены кратчайшие и/или минимальные тупиковые дизъюнктивные нормальные формы, обеспечивающие минимальную структурную сложность при реализации логической функции в элементных базисах И, ИЛИ, НЕ; И-НЕ; ИЛИ-НЕ и прочее.

Минимизация одиночных логических функций может быть осуществлена методом Квайна, методом Квайна – Мак-Класски, методами Закревского, а также с помощью карт Карно и т.п.

При минимизации системы логических функций, зависящих от одних и тех же логических аргументов, используют методы функциональной декомпозиции системы логических функций. Суть такой минимизации заключается в представлении исходной системы логических  функций в виде тождественной системы из функционально связанных логических функций, каждая из которых зависит от меньшего числа аргументов и одновременно является сложным аргументом для последующей логической функции. Такие методы минимизации очень сложны для ручной реализации и не всегда возможны.

При реализации системы логических функций на программируемой логической матрице наиболее эффективен  метод группой минимизации, который легко реализуется и гарантирует минимизацию площади ПЛМ, занимаемой на кристалле интегральной схемы. Простейший метод групповой минимизации состоит в следующем: в системе логических уравнений для функций возбуждения и функций выходов отыскиваются группы одинаковых элементарных конъюнкций. Для каждой группы одинаковых элементарных конъюнкций вводится фиктивная переменная с каким – либо индексом (например, Z1, … Zs). Далее все исходные логические уравнения переписываются в терминах фиктивных переменных. Затем на ПЛМ реализуют элементарные конъюнкции, соответствующие каждой фиктивной переменной и их дизъюнкции в соответствии с уравнениями, содержащими фиктивные переменные. Данный метод групповой минимизации существенно уменьшает число промежуточных шин в ПЛМ и, таким образом, потребную площадь кристалла ПЛМ. Следует отметить, что для автомата типа Мили данный метод групповой минимизации более эффективен, чем для автомата типа Мура.

y1= d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3

y2= d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 

y3= d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3

y4= d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 

y5= d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3

y6= d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 

y7= d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 + d0 * d1 * d2* d3 

4 Разработка и оформление схемы электрической функциональной

синтезированного синхронного управляющего автомата

Схема электрическая функциональная синтезируемого УА состоит из объединённых схем функциональных блока памяти и логического преобразователя, реализованного на двухуровневой программируемой логической матрице (ПЛМ).

ПЛМ - это интегральные схемы, позволяющие оперативно реализовывать достаточно сложные многовыходные логические преобразователи, закон функционирования которых изначально представляется в естественной для человека форме.

Как видно из приложения A, ПЛМ состоит из блока инверторов входных логических переменных (х1 …х6) и двух матриц. Матрица И реализует на шинах z1…z31 элементарные конъюнкции с любым набором прямых и инверсных значений логических переменных х1 …х6, а матрица ИЛИ реализует элементарные дизъюнкции с элементарными конъюнкциями, сформированными на шинах z1…z31. Матрицы Ии ИЛИ представляют собой систему перпендикулярных проводников, в узлах пересечения которых располагаются полупроводниковые элементы, реализующие с резисторами нагрузки операции И и ИЛИ. Операция И реализуется при помощи диодов, а операция ИЛИ - при помощи триодов.

Обозначим каждую из конъюнкций через zi ,а в yi через bi (таблица 4.1)

Таблица 4.1

из fi

из bi

d0 * d1 * d2* d3 * 1 – z1

d0 * d1 * d2* d3 - b1

d0 * d1 * d2* d3 * 1z2

d0 * d1 * d2* d3 b2

d0 * d1 * d2* d3 * х1х2х41  – z3

d0 * d1 * d2* d3 b3

d0 * d1 * d2* d3 * х6  – z4

d0 * d1 * d2* d3 b4

d0 * d1 * d2* d3 * 6 z5

d0 * d1 * d2* d3 b5

d0 * d1 * d2* d3 * 1 – z6

d0 * d1 * d2* d3 b6

Продолжение таблицы 4.1

d0 * d1 * d2* d3 * 1 – z7

d0 * d1 * d2* d3 b7

d0 * d1 * d2* d3 * х3z8

d0 * d1 * d2* d3 b8

d0 * d1 * d2* d3 * 1  z9

d0 * d1 * d2* d3 b9

d0 * d1 * d2* d3 * x3  d0z10

d0 * d1 * d2* d3 - b10

d1 * d2* d3 * х3z11

d0 * d1 * d2* d3 - b10

d0 * d1 * d2* d3 1 2z12

d0 * d1 * d2* d3 - b12

d0 * d1 * d2* d3 * х6  z13

d0 * d1 * d2* d3 - b13

d0 * d1 * d2* d3 * 1 – z14

d0 * d1 * d2* d3 - b14

d0 * d1 * d2* d3 * 1 – z15

d0 * d1 * d2* d3 - b15

d0 * d1 * d2* d3 * x3  – z16

d0 * d1 * d2* d3 - b16

d0 * d1 * d2* d3 * x1 – z17

d0 * d1 * d2* d3 - b17

d0 * d1 * d2* d3 * x3 – z18

d0 * d1 * d2* d3 - b18

d0 * d1 * d2* d3 * x3 – z19

d0 * d1 * d2* d3 - b19

d0 * d1 * d2* d3 1 2z20

d0 * d1 * d2* d3 b20

d0 * d1 * d2* d3 * 6 – z21

d0 * d1 * d2* d3 b21

d0 * d1 * d2* d3 * 1 – z22

d0 * d1 * d2* d3 b22

d0 * d1 * d2* d3 * 1 – z23

d0 * d1 * d2* d3 b23

d0 * d1 * d2* d3 * x3 – z24

d0 * d1 * d2* d3 b24

d0 * d1 * d2* d3 * 1 – z25

d0 * d1 * d2* d3 b25

d0 * d1 * d2* d3 * 1 – z26

d0 * d1 * d2* d3 b26

d0 * d1 * d2* d3 * 3 – z27

d0 * d1 * d2* d3 b27

d0 * d1 * d2* d3 * 1 – z28

d0 * d1 * d2* d3 b28

d0 * d1 * d2* d3 * x1  – z29

d0 * d1 * d2* d3 b29

d0 * d1 * d2* d3 * x3 – z30

d0 * d1 * d2* d3 b30

d0 * d1 * d2* d3 * 1 – z31

d0 * d1 * d2* d3 b31

d0 * d1 * d2* d3 * x3 – z32

d0 * d1 * d2* d3 b32

d0 * d1 * d2* d3 * 3 – z33

d0 * d1 * d2* d3 b33

d0 * d1 * d2* d3 b34

d0 * d1 * d2* d3 b35

d0 * d1 * d2* d3 – b36 

d0 * d1 * d2* d3 b37

Продолжение таблицы 4.1

d0 * d1 * d2* d3 b38

d0 * d1 * d2* d3 b39

d0 * d1 * d2* d3 b40

d0 * d1 * d2* d3 b41

d0 * d1 * d2* d3 b42

d0 * d1 * d2* d3 b43

d0 * d1 * d2* d3 b44

d0 * d1 * d2* d3 b45

f0 = z1 + z2 + z3 + z4 + z5 + z6 + z7 + z8 + z9+ z11 

f1= z12 + z13 + z14 + z15 + z16 + z17 + z18 + z19

f2= z20 + z21 + z22 + z23 + z24 + z25+ z26

f3 = z27 + z28 + z29 + z30 + z31 + z32 + z33

y1= b1 + b2 + b3 + b4 + b5 + b6 + b7 + b8

y2= b9 + b10 + b11 + b12 + b13+ b14

y3= b15 + b16 + b17 + b18 + b19 + b20 + b21 + b22 + b23

y4= b24 + b25 + b26 + b27

y5= b28 + b29 + b30 + b31 + b32 + b33 + b34 + b35

y6= b36 + b37+ b38+ b39

y7= b40+ b41+ b42+ b43+ b44+ b45

                                    Список литературы

1 Воробьев Н.И. Проектирование электронных устройств: Учебное пособие. – М.: Высш. шк., 1989. – 223 с.

2 Выполнение электрических   схем    по    ЕСКД:     Справочник         / С.Т. Усатенко, Т.К. Каченюк, М.В. Терехова. - М.: Изд-во стандартов, 1992. - 316 с.

3 Глушков В.М. Синтез цифровых автоматов. - М.: Физматгиз, 1962. - 467с.

4 Баранов С.И. Синтез микропрограммных автоматов  (граф-схемы и автоматы). - Л.: Энергия, 1979. - 232 с.

5 Савельев А.Я. Прикладная теория цифровых автоматов. - М.: Высш. шк., 1987. - 272с.

6 Скляров В.А.   Синтез автоматов на  матричных БИС / Под ред. С.И. Баранова. – Мн.: Наука и техника, 1984. - 287 с.

7 Баранов С.И., Скляров В.А. Цифровые устройства на программируемых БИС с матричной структурой.- М.: Радио и связь, 1986. –272 с.

8 Лазарев В.Г., Пийль Е.И. Синтез управляющих автоматов. - М.: Энергоатомиздат, 1989. – 328 с.

9 Карпов Ю.Г. Теория автоматов. – СПб.: Питер, 2002. – 224 с.

10 Цифровая и вычислительная техника: Учебник для вузов / Э.В. Евреинов, Ю.Т. Бутыльский, И.А. Мамзелев и др.; Под ред. Э.В. Евреинова.- М.: Радио и связь, 1991. – 464 с.

11 Миловзоров В.П. Элементы информационных систем. – М.: Высш. шк., 1989. – 440 с.

12 Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. – М.: Радио и связь, 1990. – 304 с.

13 Угрюмов Е.П. Цифровая схемотнхника. – СПб.: БХВ – Петербург, 2001. – 528 с.


 

А также другие работы, которые могут Вас заинтересовать

72349. Современная Интернет-реклама и ее особенности 17.94 KB
  Почтовая реклама: электронная почта есть практически у всех пользователей Сети; возможность персонифицированного обращения; интересное сообщение может быть распространено получателем среди его коллег и знакомых. Баннерная реклама. Контекстная реклама реклама которая размещается в результатах поиска...
72352. Общие принципы взаимодествия со СМИ на практике 114.03 KB
  Организация претендующая на широкую позитивную известность несомненно должна иметь план работы со СМИ работать по нему и ожидать того же от СМИ. Однако в работе с внеплановыми запросами СМИ гибкость может быть предпочтительнее жестко ограничительной политики.
72353. Менеджмент как наука управления. Цели и задачи менеджмента 13.83 KB
  В настоящее время менеджмент рассматривается в трех аспектах: как область профессиональной деятельности и обозначает функцию и людей ее выполняющих указывает на социальное или должностное положение; как область научного исследования задачи менеджмента как науки выделить цели и задачи управления...
72354. Критерии оценки эффективности компании по СО. Виды методов оценки PR 37.86 KB
  Проще говоря сколько было подготовлено информационных материалов сколько реализовано звонков в скольких СМИ были размещены статьи и т.
Рассмотрим некоторые методы по оценке эффективности инструментов PR: Распространение пресс-релизов компании
 Подходы: оценка количества подготовленных...
72355. Корпоративные мероприятия 15.92 KB
  Цели: создание в коллективе дружеского человеческого контакта в неформальной обстановке ощущения сопричастности общей цели и идее что в свою очередь способствует налаживанию внутрифирменных коммуникаций;создания чувства командности принадлежности к компании чувства единого целого...