73817

Изучение функционирования триггеров на моделях в системах VLSI_SIM и ModelSim

Лабораторная работа

Коммуникация, связь, радиоэлектроника и цифровые приборы

Как видно из результатов моделирования схемы в VLSI-SIM и ModelSim, временные диаграммы совпадают. Это говорит правильности составленной модели. При моделировании на поведенческом уровне на схеме отсутствуют задержки при переключении элементов.

Русский

2014-12-20

242 KB

1 чел.

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ  БЕЛАРУСЬ

БЕЛОРУССКИЙ  ГОСУДАРСТВЕННЫЙ  УНИВЕРСИТЕТ ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных технологий и систем

Кафедра ЭВМ

 

 

 

ПАНАРАД СЕРГЕЙ ВЛАДИМИРОВИЧ

ВМИС

Изучение функционирования  триггеров на моделях

в системах VLSI_SIM и ModelSim

Отчёт по лабораторной работе №5

(вариант 17)

студента 3 курса 221902 группы

 

Преподаватель

  

Воронов Александр Анатольевич,

доцент кафедры ЭВМ

 

Минск 2014

1) Приведем структурную схему моделируемого объекта:

Рис. 1. Структурная схема моделируемого объекта

    2.1) Опишем цифровое устройство на языке системы VLSI-SIM:

circuit lab5;

  inputs s(1), c(1), r(1);

  outputs b1(1), b2(1);

gates

  a1 'nand' (1) s(1), c(1);

  a2 'nand' (1) c(1), r(1);

  b1 'nand' (1) a1(1), b2(1);

  b2 'nand' (1) a2(1), b1(1);

endgates

end

2.2) Выполним трансляцию описания схемы

Рис. 2. Трансляция описания схемы

Рис. 3. Временная диаграмма

3) Опишем цифровое устройство на структурном уровне на языке VHDL

na2.vhd

LIBRARY IEEE;

USE IEEE.std_logic_1164.all;

ENTITY na2 IS

  port (A,B: in STD_LOGIC; Y: out STD_LOGIC);

END na2;

ARCHITECTURE arc_na2 OF na2 IS

BEGIN

  Y <= not (A and B) after 2 ns;

END arc_na2;

circuit.vhd

LIBRARY IEEE;

USE IEEE.std_logic_1164.all;

 entity circuit is

    port(s,c,r: in std_logic;

                 q, nq: inout std_logic);

 end circuit;

architecture arc_circuit of circuit is

 component NA2  

    port(A,B : in std_logic;

               Y : inout std_logic);

 end component;

signal A1, A2, A3, A4: std_logic;

 begin

    g1: NA2 port map(s, c, A1);

    g2: NA2 port map(c, r, A2);

    g3: NA2 port map(A1,A4,A3);

    g4: NA2 port map(A3,A2,A4);

   q<=A3;

   nq<=A4;

 end arc_circuit;

3.1) Подготовим блок Testbench для отладки объекта, при этом

используя тест, полученный в части 1 задания

LIBRARY IEEE;

USE IEEE.std_logic_1164.all;

  entity circuit_test is  

  end circuit_test;

     architecture  bench of circuit_test IS

         component circuit

           port(s, c, r: in std_logic;

              q, nq: inout std_logic);

         end component;

     signal s,c, r, q, nq: std_logic;

         begin

            s <= '1', '0' after 200 ns, '1' after 500 ns;

            c <= '1' , '0' after 200 ns, '1' after 300 ns, '0' after 400 ns;

            r <= '1' , '0' after 100 ns, '1' after 200 ns;

           M:circuit port map(s,c,r,q,nq);      

end bench;

3.2) Выполним компиляцию описания

Рис. 4. Компиляция описания

3.3) Выполним моделирование объекта на заданном тесте

Рис.5. Временная диаграмма триггера в структурном виде

4) Опишем схему на языке VHDL на поведенческом уровне

LIBRARY IEEE;

USE IEEE.std_logic_1164.all;

entity circuit1 is

  port(s, c, r: in std_logic;

   q, qn: out std_logic);

end circuit1;

architecture arc_circuit1 of circuit1 is

begin

process (s, c, r) begin

if c = '1' then

q <= s;

qn <= r;

end if;

end process;

end arc_circuit1;

Подготовим блок Testbench для отладки объекта

LIBRARY IEEE;

USE IEEE.std_logic_1164.all;

  entity circuit_test1 is  

  end circuit_test1;

     architecture  bench1 of circuit_test1 IS

         component circuit1

           port(s, c, r: in std_logic;

              q, qn: out std_logic);

         end component;

     signal s, c, r, q, qn: std_logic;

         begin

            s <= '1', '0' after 200 ns, '1' after 500 ns;

            c <= '1' , '0' after 200 ns, '1' after 300 ns, '0' after 400 ns;

            r <= '1' , '0' after 100 ns, '1' after 200 ns;

           M:circuit1 port map(s, c, r, q, qn);      

end bench1;

Рис.6. Временная диаграмма триггера на поведенческом уровне

Вывод:

Как видно из результатов моделирования схемы в VLSI-SIM и ModelSim,  временные диаграммы совпадают. Это говорит правильности составленной модели. При моделировании на поведенческом уровне на схеме отсутствуют задержки при переключении элементов.


 

А также другие работы, которые могут Вас заинтересовать

44605. Типы модемов 48.5 KB
  Передающий модем просто шлет данные а принимающий – принимает а затем проверяет что они приняты без ошибок. Для обнаружения ошибок выделяется дополнительный бит – бит четности.32 не предусматривает аппаратного контроля ошибок и он возлагается на специальное программное обеспечение работающее с модемом.42 используют аппаратную коррекцию ошибок и поддерживают MNP4.
44606. Линии связи, используемые модемами 35 KB
  Использование той или иной линии определяется такими факторами как: пропускная способность; расстояние; стоимость. Существует два типа телефонных линий по которым может осуществляться модемная связь: каналы общедоступной коммутируемой телефонной сети коммутируемые линии арендуемые выделенные линии. Коммутируемые – это обычные телефонные линии.
44607. Методы удаленного доступа 89.5 KB
  Этот способ часто используется на мейнфреймах и миникомпьютерах но мало распространен в ЛВС. Удаленной управление remote control – это метод который позволяет удаленному пользователю получить контроль над локальными ПК в ЛВС корпорации т. управлять одним из ПК в ЛВС.
44608. Совместное использование модемов 45 KB
  Естественно их сотрудники должны иметь возможность связываться со штаб-квартирой. Совместное использование модемов При выборе архитектуры построения таких систем и поддерживающих их ПО необходимо обратить внимание на возможность: поддержки Windows и конфигурации Windows NetWre; интеграции средств защиты сервера и аутенфикации в среде предприятия; способность отсеивания пользователей на уровне портов; возможность подробной регистрации статистической информации и выполняемых операций.
44609. Передача «точка-точка» 37 KB
  Передача точка-точка Технология передачи точка-точка основана на последовательной передаче данных и обеспечивает: высокоскоростную и безошибочную передачу применяя радиоканал типа точка-точка; проникновение сигнала через стены и перекрытия; скорость передачи от 12 до 384 Кбит с на расстояние до 60 м внутри здания и 550 м в условиях прямой видимости.
44610. Локальные и глобальные сети 37.5 KB
  Иногда компьютеры могут находиться на расстоянии нескольких миль и все равно принадлежать локальной сети. Компьютеры глобальной сети – ГВС WN – Wide re Network могут находиться в других городах или даже странах. Информация проделывает длинный путь перемещаясь в данной сети.
44611. Пакет как основная единица информации в ВС 41.5 KB
  При разбиении данных на пакеты скорость их передачи возрастает на столько что каждый компьютер сети получает возможность принимать и передавать данные практически одновременно с остальными ПК. При разбиении данных на пакеты сетевая ОС к собственно передаваемым данным добавляет специальную добавляющую информацию: заголовок в котором указывается адрес отправителя а также информация по сбору блоков данных в исходное информационное сообщение при их приеме получателем; трейлер в котором содержится информация для проверки безошибочности в...
44612. Переключение соединений 62 KB
  Различают два основных способа переключения соединений: переключение цепей каналов; переключение пакетов. Переключение цепей создает единое непрерывное соединение между двумя сетевыми устройствами. Переключение цепей.
44613. Способы организации передачи данных между ПК 80 KB
  Схему параллельного соединения можно иллюстрировать: Параллельное соединение Как видно из рисунка параллельное соединение по восьми проводам позволяет передать байт данных одновременно. Напротив последовательное соединение подразумевает передачи данных по очереди бит за битом. Соединение бывает: симплексное полудуплексное и дуплексное. О симплексном соединении говорят когда данные перемещаются только в одном направлении Полудуплексное соединение позволяет данным перемещаться в обоих направлениях но в разное время.