75606

ОС. Реализация на ПЛИС и ЦСП

Лекция

Коммуникация, связь, радиоэлектроника и цифровые приборы

Реализация на ПЛИС и ЦСП Современные алгоритмы ЦОС: пути реализации и перспективы применения http: www. Последние годы характеризуются резким ростом плотности упаковки элементов на кристалле многие ведущие производители либо начали серийное производство либо анонсировали ПЛИС с эквивалентной емкостью более 1 миллиона логических вентилей. Цены на ПЛИС к сожалению только лишь в долларовом эквиваленте неуклонно падают...

Русский

2015-01-15

524 KB

4 чел.

ОС. Реализация на ПЛИС и ЦСП

 Современные алгоритмы ЦОС: пути реализации и перспективы применения >

http://www.dsol.ru/library/book3/zan3.html

Программируемые логические интегральные схемы: обзор архитектур и особенности применения.

Программируемые логические интегральные схемы становятся в последнее время все более распространенной и привычной элементной базой для разработчиков цифровых устройств. Последние годы характеризуются резким ростом плотности упаковки элементов на кристалле, многие ведущие производители либо начали серийное производство, либо анонсировали ПЛИС с эквивалентной емкостью более 1 миллиона логических вентилей. Цены на ПЛИС (к сожалению, только лишь в долларовом эквиваленте) неуклонно падают. Так, еще год - полтора назад ПЛИС емкостью 100 000 вентилей стоила в Москве в зависимости от производителя, приемки, быстродействия от 1500 до 3000 у.е., то сейчас такая микросхема стоит от 50 до 350 у.е., то есть цены упали практически на порядок и эта тенденция устойчива. Что касается ПЛИС емкостью 10 000 – 30 000 логических вентилей, то появились микросхемы стоимостью менее 10 у.е.

В таблице 1 приведена динамика развития рынка ПЛИС (по данным работы [1])

 

Таблица 1. Объем рынка ПЛИС, млн $.

 

Область продаж

1994

1995

1996

1997

1998

1999

Военно-промышленная и космическая

43

68

92

119

150

188

Гражданская

684

1125

1598

2146

2823

3678

Итого

727

1193

1690

2265

2973

3866

 

В этой связи появляется ряд вопросов, связанных с тем, какую элементную базу и как использовать в новых разработках, а также при проведении модернизации существующих систем.

Рассмотрим особенности выбора элементной базы на примере проектирования устройств цифровой обработки сигналов.

Современные алгоритмы обработки сигналов функционально можно разделить на следующие основные классы.

  •  Алгоритмы цифровой фильтрации (в т.ч. алгоритмы нелинейной, оптимальной, адаптивной фильтрации, эвристические алгоритмы, полиноминальные фильтры, алгоритмы фильтрации изображений и др.). Подробная классификация алгоритмов цифровой фильтрации и перспективы путей реализации алгоритмов на ПЛИС приведены в работе [1].
  •  Алгоритмы, основанные на применении ортогональных преобразований (быстрые преобразования Фурье, Хартли, Уолша, Адамара, преобразование Карунена - Лоэва и др.)
  •  Алгоритмы, реализующие кодирование и декодирование, модуляторы и демодуляторы, в том числе сложных сигналов (псевдослучайных, хаотических и др.).
  •  Алгоритмы интерфейсов и стандартных протоколов обмена и передачи данных.

Далее рассмотрим перспективы тех или иных путей реализации алгоритмов ЦОС.

Реализация алгоритмов ЦОС на основе специализированных БИС.

Существует целый ряд устройств и алгоритмов, которые практически являются стандартными, и в больших количествах повторяются от разработки к разработке. Примером таких устройств могут служить узлы массовых коммуникационных средств, микросхемы сложных интерфейсов (pCI, pCMCI и т.д.), компоненты систем мультимедиа и видеообработки для массовых компьютеров и т.п. К сожалению, эти БИС обладают рядом недостатков, сдерживающих их применение в разработках российского производителя. Рассмотрим их подробнее

Во-первых, в России практически полностью отсутствует собственное производство и разработка массовых высокотехнологичных средств связи и компонентов вычислительной техники (отдельные попытки производить на мощностях ряда предприятий модули памяти высоким полетом технологии не отличаются). В этой связи приобрести подобные БИС для апробации практически невозможно. Вспоминается попытка приобрести в Москве комплект контроллеров интерфейса pCMCI. Несмотря на большое разнообразие заявленных в каталогах изделий различных производителей, реально заказать (о поставке со склада и мечтать было нечего!) партию для отработки так и не удалось. Приобрести же специализированный Фурье-процессор или фильтр представляется и вовсе нереальной задачей.

Во-вторых, адаптация стандартных компонентов для обработки сигналов под специализированную задачу требует применения дополнительных схем сопряжения, обвязки, зачастую нестандартных и вновь разрабатываемых, что практически сводит на нет все преимущества специализированных БИС. Изготовление же БИС по заказу практически невозможно из-за высокой стоимости. Широко рекламируемые предприятиями Зеленограда БМК (в частности Исполин 60Т) по своим характеристикам отстают от зарубежных аналогов (или прототипов?..) примерно на пять – десять лет.

В этой связи достаточно интересными и перспективными к применению в российских условиях представляются БИС, реализующие, с одной стороны, некоторые стандартные протоколы передачи данных, с другой стороны обладающие достаточной гибкостью и совместимостью на уровне программ со стандартными управляющими или сигнальными процессорами. Подобные БИС производят такие компании как Giga, Mitel, Teltone, Motorola, Siemens, plessey, Zilog, Harris и ряд других (особенно японских и корейских) компаний. Некоторые из них имеют дилеров или дистрибьюторов в России. Так, фирма Zilog предлагает довольно широкую номенклатуру БИС для реализации систем передачи и обработки данных, обладающих, с одной стороны, поддержкой специфических функций, характерных для коммуникационных задач, с другой стороны, совместимых по программному коду и интерфейсу со стандартными аппаратными средствами. Данная программа создания БИС получила название Zilog superintegration TM , и в ее рамках разработаны следующие кристаллы:

  •  Z89C25 на 80% совместим по кодам с процессором TMS320C25, содержит ряд дополнительных инструкций для обеспечения функционирования дополнительных устройств, имеет 32 разрядные АЛУ и аккумулятор, 16 разрядный перемножитель. На этом же кристалле интегрированы полудуплексный кодек, контроллер протокола V.24, таймеры.
  •  Z01701 помимо ядра цифрового сигнального процессора содержит контроллеры протоколов V.17, V.29, V.27, V.21, совместим со спецификациями Т.30 и Т.4, имеет интегрированные фильтры.
  •  Z80382 обеспечивает поддержку шины pCMCI, интерфейсов GCI, plug-and-play, асинхронного последовательного адаптера, имеет встроенное процессорное ядро.

Кроме вышеупомянутых БИС, Zilog выпускает достаточно широкую номенклатуру БИС контроллеров разнообразной периферии со встроенным процессорным ядром. Применение подобных кристаллов в разработках экспериментальных, мелко- и среднесерийных устройств позволит достигнуть высокого эффекта за приемлемую цену. По крайней мере, не придется заниматься изобретением велосипеда в части реализации стандартных протоколов и взаимодействия с собственным ядром обработки сигналов.

Другой класс специализированных БИС, заслуживающий внимания разработчиков – БИС для реализации специфических алгоритмов, такие как нейрочипы, процессоры для распределенных вычислений, обработки радиолокационной информации и другие. Несмотря на то, что их производство и применение находятся в зачаточном состоянии, многие современные алгоритмы реализовать другим путем практически невозможно.

Таким образом, применение специализированных БИС в современных российских условиях, к сожалению, почти не распространено и ограничивается в основном реализацией протоколов передачи данных.

Реализация алгоритмов ЦОС на основе цифровых сигнальных процессоров общего назначения.

В настоящее время большое число разработчиков выбирают в качестве средства реализации алгоритмов цифровые сигнальные процессоры (ЦСП) общего назначения. В этом есть определенный резон, связанный с тем, что ЦСП достаточно распространены и доступны на рынке, имеют привлекательные цены. Главным преимуществом систем обработки сигналов на ЦСП является гибкость системы, возможность реализации адаптивных и обучающихся алгоритмов. Кроме того, отладочные средства начального уровня недороги, достаточна информационная поддержка, выпущена литература по применению на русском языке.

Лидером по разработке и производству ЦСП является компания Texas Instruments (TI). Далее по объему производства (1996-1997 годы) следуют Motorola и Lucent (AT&T). Как ни странно, занимающая на российском рынке ведущие позиции Analog devices находится на 4 месте. Тем не менее, ЦСП этой компании, пожалуй, наилучшим образом приспособлены к реализации широкого круга задач ЦОС. Их основное преимущество – широкая номенклатура программно полностью совместимых устройств с различным быстродействием и дополнительными периферийными элементами, с фиксированной и плавающей точкой. Наличие недорогих средств отладки позволяет использовать эти ЦСП в малобюджетных проектах.

Вместе с тем, ЦСП имеют ряд недостатков, которые безусловно приходится учитывать при разработке новых изделий. Во-первых, пока тактовая частота портов обмена данными ЦСП не превышает 100 МГц, что ограничивает область применения в системах радиодиапазона. Во-вторых, каждое семейство ЦСП имеет собственные коды команд, что делает практически невозможным перенос реализованного алгоритма на ЦСП других семейств или создания универсальных библиотек алгоритмов. Существующие же компиляторы с языков высокого уровня, например с Си, также ориентированы на конкретные ЦСП и не решают данную проблему. В-третьих, при реализации сложных параллельных структур приходится увеличивать число процессоров и обеспечивать их нормальную работу в мультипроцессорном режиме. Наконец, в-четвертых, ЦСП, как правило, требуют внешних навесных элементов для реализации сносного интерфейса с источниками и приемниками данных.

Реализация алгоритмов ЦОС на базе ПЛИС.

Основными преимуществами ПЛИС при применении в средствах обработки сигналов являются:

  •  высокое быстродействие;
  •  возможность реализации сложных параллельных алгоритмов;
  •  наличие средств САПР, позволяющих провести полное моделирование системы;
  •  возможность программирования или изменения конфигурации непосредственно в системе;
  •  совместимость при переводе алгоритмов на уровне языков описания аппаратуры (VHDL, AHDL, Verilog и др.);
  •  совместимость по уровням и возможность реализации стандартного интерфейса;
  •  наличие библиотек мегафункций, описывающих сложные алгоритмы;
  •  архитектурные особенности ПЛИС как нельзя лучше приспособлены для реализации таких операций, как умножение, свертка и т.п.

В настоящее время быстродействие ПЛИС достигло величин порядка 250 – 300 МГц, что позволяет реализовывать многие алгоритмы в радиодиапазоне.

Рассмотрим историю развитию архитектур ПЛИС. В конце 1970 годов на рынке появились ПЛИС, имеющие программируемые матрицы "И" и "ИЛИ". В зарубежной литературе эти архитектуры FpLA (Field programmable Logic Array) и FpLS (Field programmable Logic Sequensers). В те времена отечественная электронная промышленность была еще "на плаву" и вскоре появились отечественные схемы K556pT1,pT2,pT21. Недостаток такой архитектуры – слабое использование ресурсов программируемой матрицы "ИЛИ".

Идя по пути совершенствования такой архитектуры, разработчики ПЛИС предложили более простую и изящную архитектуру - архитектуру программируемой матричной логики (pAL - programmable Array Logic и GAL – Gate Array Logic) - это ПЛИС, имеющие программируемую матрицу "И" и фиксированную матрицу "ИЛИ", у ПЛИС GAL на выходе имеется триггер. К этому классу относятся широкая номенклатура ПЛИС небольшой степени интеграции. В качестве примеров можно привести отечественные ИС КМ1556ХП4, ХП6, ХП8, ХЛ8, ранние разработки (середина –конец 1980-х годов) ПЛИС фирм INTEL, ALTERA, AMD, LATTICE и др. Помимо pAL и GAL архитектур, были разработаны ПМЛ, имеющие только одну программируемую матрицу "И", например, схема 85C508 фирмы INTEL. Другим подходом к уменьшению избыточности программируемой матрицы "ИЛИ" является программируемой макрологика. ПЛИС, построенные по данной архитектуре содержат единственную программируемую матрицу "И-НЕ" или "ИЛИ-НЕ", но за счет многочисленных инверсных обратных связей способны формировать сложные логические функции. К этому классу относятся, например, ПЛИС pLHS501 и pLHS502 фирмы SIGNETICS, имеющие матрицу "И-НЕ", а также схема XL78C800 фирмы EXEL, основанная на матрице "ИЛИ"-НЕ.

Выше перечисленные архитектуры ПЛИС содержат небольшое число ячеек, к настоящему времени морально устарели и применяются для реализации относительно простых устройств, для которых не существует готовых ИС средней степени интеграции. Естественно, для реализации серьезных алгоритмов управления или ЦОС они не пригодны.

В начале 1980 годов на мировой рынок микроэлектронных изделий выходят три ведущие фирмы–производители ПЛИС. В июне 1983 года основана фирма Altera Corporation, (101 Innovation Drive, San Jose, CA 95134, USA, www.altera.com), в феврале 1984 компания Xilinx, Inc. (2100 Logic Drive, San Jose, CA 95124-3400, USA, www.xilinx.com), в 1985 году - Actel Corporation (955 East Arques Avenue, Sunnyvale, CA 94086-4533, USA, www.actel.com). Эти три компании занимают до 80% всего рынка ПЛИС и являются основными разработчиками идеологии их применения. Если ранее ПЛИС являлись одним из множества продуктов, выпускаемых такими гигантами, как Intel, AMD и др., то начиная с середины 1980 годов на рынке ПЛИС происходит специализация и законодателями мод являются фирмы, специализирующиеся только на разработке и производстве ПЛИС.

С появлением новых производителей появились и новые архитектуры. ИС ПМЛ имеют архитектуру, весьма удобную для реализации цифровых автоматов. Развитие этой архитектуры – CpLD (Complex programmable Logic Devices) - ПЛИС, содержащие несколько логических блоков (ЛБ), объединенных коммутационной матрицей. Каждый ЛБ представляет собой структуру типа ПМЛ, т.е. программируемую матрицу "И" и фиксированную матрицу "ИЛИ". ПЛИС типа CpLD, как правило, имеют довольно высокую степень интеграции (до 10000 эквивалентных вентилей, до 256 макроячеек). К этому классу относятся ПЛИС семейства MAX5000 и MAX7000 фирмы ALTERA, схемы XC7000 и XC9500 фирмы XILINX, а также большое число микросхем других производителей (Atmel, Vantis, Lucent и др.). Рассмотрим эту архитектуру на примере ПЛИС семейства MAX3000 фирмы Altera.. Их архитектура близка к архитектуре семейства MAX7000, однако имеется ряд небольших отличий. В таблице приведены основные параметры ПЛИС MAX3000.

 

Таблица 2.

 

 

EpM3032A

EpM3064A

EpM3128A

EpM3256A

Логическая емкость, эквивалентных вентилей

600

1250

2500

5000

Число макроячеек

32

64

128

256

Число логических блоков

2

4

8

16

Число программируемых пользователем выводов

34

66

96

158

Задержка распространения сигнала вход-выход, tpD, нс

4.5

4.5

5

6

Время установки глобального тактового сигнала, tSU, нс

3.0

3.0

3.2

3.7

Задержка глобального тактового сигнала до выхода, tCO1, нс

2.8

2.8

3.0

3.3

Максимальная глобальная тактовая частота, fCNT, МГц

192.3

192.3

181.8

156.3

 

Микросхемы семейства MAX3000 выполнены по CMOS EpROM технологии, при соблюдении технологических норм 0.35 мкм, что позволило существенно удешевить их по сравнению с семейством MAX7000S. Все ПЛИС MAX3000 поддерживают технологию программирования в системе (ISp, In-system programmability) и периферийного сканирования (boundary scan) в соответствии со стандартом IEEE Std. 1149.1 JTAG. Элементы ввода-вывода (ЭВВ) позволяют работать в системах с уровнями сигналов 5В, 3.3В, 2.5В. Матрица соединений имеет непрерывную структуру, что позволяет реализовать время задержки распространения сигнала до 4.5 нс. ПЛИС MAX3000 имеют возможность аппаратной эмуляции выходов с открытым коллектором (open - drains pin) и удовлетворяют требованиям стандарта pCI. Имеется возможность индивидуального программирования цепей сброса, установки и тактирования триггеров, входящих в макроячейку. Предусмотрен режим пониженного энергопотребления. Программируемый логический расширитель позволяет реализовать на одной макроячейке функции до 32 переменных. Имеется возможность задания бита секретности (security bit) для защиты от несанкционированного тиражирования разработки.

Реализация функции программирования в системе поддерживается с использованием стандартных средств загрузки, таких как ByteBlasterMV, BitBlaster, MasterBlaster, а также поддерживается формат JAM.

ПЛИС MAX3000 выпускаются в корпусах от 44 до 208 выводов.

На рис. 1 представлена функциональная схема ПЛИС семейства MAX3000.

 

 

Рис. 1. Функциональная схема ПЛИС семейства MAX3000.

 

Основными элементами структуры ПЛИС семейства MAX3000 являются:

  •  логические блоки (ЛБ) (LAB, Logic array blocks);
  •  макроячейки (МЯ) (macrocells);
  •  логические расширители (expanders) (параллельный (parallel) и разделяемый (shareble));
  •  программируемая матрица соединений (ПМС)(programmable interconnect array, pIA);
  •  элементы ввода-вывода (ЭВВ)(I/O control block).

ПЛИС семейства MAX3000 имеют четыре вывода, закрепленных за глобальными цепями (dedicated inputs). Это глобальные цепи синхронизации сброса и установки в третье состояние каждой макроячейки. Кроме того, эти выводы можно использовать как входы или выходы пользователя для "быстрых" сигналов, обрабатываемых в ПЛИС.

Как видно из рис.1 в основе архитектуры ПЛИС семейства MAX3000 лежат логические блоки состоящие из 16 макроячеек каждый. Логические блоки соединяются с помощью программируемой матрицы соединений. Каждый логический блок имеет 36 входов с ПМС.

На рис 2. приведена структурная схема макроячейки ПЛИС семейства MAX3000.

 

 

Рис. 2. Структурная схема макроячейки ПЛИС семейства MAX3000.

 

МЯ ПЛИС семейства MAX3000состоит из трех основных узлов

  •  локальной программируемой матрицы (LAB local array);
  •  матрицы распределения термов (product-term select matrix);
  •  программируемого регистра (programmable register).

Комбинационные функции реализуются на локальной программируемой матрице и матрице распределения термов, позволяющей объединять логические произведения либо по ИЛИ (OR), либо по исключающему ИЛИ (XOR). Кроме того, матрица распределения термов позволяет скоммутировать цепи управления триггером МЯ.

Режим тактирования и конфигурация триггера выбираются автоматически во время синтеза проекта в САПР MAX+PLUS II в зависимости от выбранного разработчиком типа триггера при описании проекта.

В ПЛИС семейства MAX3000 доступно 2 глобальных тактовых сигнала, что позволяет проектировать схемы с двухфазной синхронизацией.

Для реализации логических функций большого числа переменных используются логические расширители

Разделяемый логический расширитель (рис. 3) позволяет реализовать логическую функцию с большим числом входов, позволяя объединить МЯ, входящие в состав одного ЛБ. Таким образом, разделяемый расширитель формирует терм, инверсное значение которого передается матрицей распределения термов в локальную программируемую матрицу и может быть использовано в любой МЯ данного ЛБ. Как видно из рис. 3, имеются 36 сигналов локальной ПМС, а также 16 инверсных сигналов с разделяемых логических расширителей, что позволяет в пределах одного ЛБ реализовать функцию до 52 термов ранга 1.

Рис. 3. Разделяемый логический расширитель.

Рис. 4. Параллельный логический расширитель.

 

Параллельный логический расширитель (рис. 4), позволяет использовать локальные матрицы смежных МЯ для реализации функций, в которые входят более 5 термов. Одна цепочка параллельных расширителей может включать до 4 МЯ, реализуя функцию 20 термов. Компилятор системы MAX+PLUS II поддерживает размещение до 3-х наборов не более чем по 5 параллельных расширителей.

На рис. 5 приведена структура программируемой матрицы соединений.

Рис. 5. Структура ПМС ПЛИС семейства MAX3000.

 

На ПМС выводятся сигналы от всех возможных источников: ЭВВ, сигналов обратной связи ЛБ, специализированных выделенных выводов. В процессе программирования только необходимые сигналы "заводятся" на каждый ЛБ. На рис 5 приведена структурная схема формирования сигналов ЛБ.

Рис. 6. Элемент ввода-вывода.

 

На рис 6 приведена схема элемента ввода-вывода (ЭВВ) ПЛИС семейства MAX3000. ЭВВ позволяет организовать режимы работы с открытым коллектором и третьим состоянием.

Сходную с семействами MAX3000 MAX7000 фирмы ALTERA архитектуру имеют ПЛИС ATF1500 фирмы ATMEL. Более того, они выпускаются в совместимых корпусах и поддерживают САПР MAX+PLUS II от Altera.

В качестве другого примера построения архитектур микросхем CpLD можно назвать микросхемы фирмы VANTIS ( бывшая AMD) MACH4 и MACH5. Ныне VANTIS куплена Lattice.

Рис. 7. Структура CPLD MACH5.

 

На рис. 7 приведена обобщенная структурная схема ПЛИС семейства MACH5. В отличие от рассмотренных выше MAX3000, MACH5 имеет двухуровневую архитектуру соединений. 16 макроячеек, имеющих pAL архитектуру объединяются в блоки, которые, в свою очередь, объединяются в сегменты по 4 блока. Сегменты имеют общую матрицу межсоединений.

На рис. 8 приведена структура блока MACH5

Рис. 8. Структура блока MACH5.

 

Архитектура CpLD является весьма привлекательной для реализации цифровых автоматов, поскольку позволяет легко воплотить функции, заданные в виде совершенных дизъюнктивных нормальных форм. Они незаменимы при замене сложных схем, реализованных на обычной логике. Однако, следует помнить, что несмотря на наличие в ПЛИС многих производителей режима эмуляции открытого коллектора, использовать его не всегда разумно и для интерфейса с внешними узлами удобно использовать ИС стандартных серий. Автор по старой привычке использует обычно 1533ЛН3 для буфера с открытым коллектором, 530ЛА16 для работы на 50 омную нагрузку (если конечно такое требуется) и двунаправленные шинные формирователи 74НС245 (1564АП6) для большинства приложений. Подобная буферизация особенно необходима, когда используются ПЛИС с пониженным напряжением питания, а система требует ТТЛ уровней. Эта ситуация типична при модернизации отдельных узлов и блоков существующей аппаратуры, да и большинство российских протоколов обмена между устройствами также требуют ТТЛ или КМОП уровней.

Однако CpLD ПЛИС не очень удобны для реализации алгоритмов цифровой обработки сигналов. Дело в том, что практически при реализации алгоритмов ЦОС требуется выполнение операций задержки на такт, перемножения и суммирования многоразрядных чисел. Настоящая революция в средствах ЦОС произошла с появлением ПЛИС, имеющих архитектуру Field programmable Gate Array (FpGA). К FpGA относятся ПЛИС XC2000, XC3000, XC4000, Spartan фирмы XILINX, ACT1, ACT2 фирмы ACTEL, а также семейства FLEX8000 фирмы ALTERA, некоторые ПЛИС Atmel и Vantis.

Типичным примером FpGA ПЛИС могут служить микросхемы семейства Spartan фирмы XILINX (рис.9)

Рис. 9. FPGA архитектура.

 

Множество конфигурируемых логических блоков (Configurable Logic Blocks (CLBs) объединяются с помощью матрицы соединений. Характерными для FpGA архитектур являются элементы ввода-вывода (input/output blocks (IOBs), позволяющие реализовать двунаправленный ввод/вывод, третье состояние и т.п. На рис.10 приведена структура CLB семейства Spartan фирмы XILINX.

Рис. 10. Cтруктура CLB семейства Spartan фирмы XILINX.

 

Особенностью современных FpGA ПЛИС является возможность тестирования узлов с помощью порта JTAG (B-scan), а также наличие внутреннего генератора (Osc) и схем управления последовательной конфигурацией.

ПЛИС, построенные по архитектуре FpGA состоят из логических блоков (ЛБ) и коммутирующих путей –программируемых матриц соединений. Логические блоки таких ПЛИС состоят из одного или нескольких относительно простых логических элементов, в основе которого лежит таблица перекодировки (ТП, Look-up table, LUT), программируемый мультиплексор, D-триггер, а также цепи управления.

Рис. 11. Структура ЛЭ ПЛИС семейства FLEX6000 фирмы Altera.

 

На рис.11 приведена структура ЛЭ ПЛИС семейства FLEX6000 фирмы Altera. В основе ЛЭ лежит четырехвходовая таблица перекодировок (ТП, LUT, Look-up table). Кроме того, в состав ЛЭ входят цепи ускоренного цепочечного переноса (Carry-in, carry-out) и каскадирования (cascade-in, cascade-out). Триггер ЛЭ может быть сконфигурирован с помощью логики сброса-установки (clear/preset logic), тактируется одним из сигналов, выбираемых логикой тактирования (clock select). При необходимости, сигнал с выхода ТП может быть подан на выход ЛЭ в обход триггера (register bypass).

Для обеспечения минимальной задержки при реализации сложных арифметических функций, таких как счетчики, сумматоры, вычитатели и т.п., используется организация ускоренных цепочечных переносов (carry chain) между ЛЭ. Логика ускоренных переносов автоматически формируется компилятором САПР MAX+PLUS II, или вручную при описании проекта.

При организации цепочечных переносов первый ЛЭ каждого ЛБ не включается в цепочку цепочечных переносов, поскольку он формирует управляющие сигналы ЛБ. Вход первого ЛЭ в каждом ЛБ может быть использован для формирования сигналов синхронной загрузки или сброса счетчиков, использующих цепочечный перенос.

Цепочка переносов, длиннее чем 9 ЛЭ автоматически формируется путем объединения нескольких ЛБ вместе, причем перенос формируется не в соседний ЛБ, а через один, то есть из четного в четный, из нечетного ЛБ – в нечетный. Например, последний ЛЭ в первом ЛБ в ряду формирует перенос во второй ЛЭ в третьем ЛБ в том же ряду. Отсюда ясно, что длина цепочки переносов не может быть больше, чем половина ряда.

Другой разновидностью построения логического элемента является ПЛИС АТ6000 фирмы Atmel (рис.12).

Рис. 12. ЛЭ ПЛИС семейства АТ6000.

 

Таких простых элементов может быть достаточно большое количество, у современных ПЛИС емкостью до 1 миллиона эквивалентных вентилей число логических элементов достигает нескольких десятков тысяч.

Большинство FpGA выпускаются по технологии SRAM, поэтому для их конфигурации требуется специальной ПЗУ или контроллер системы. В этом отношении выделяются FpGA фирмы Actel, выпускаемые по технологии Antifuse ("Антиперемычка") (рис.13)

Рис. 13. Технология Antifuse фирмы Actel.

 

При программировании ПЛИС происходит образование области металлизации между слоями металлизации.

По этой технологии выпускаются несколько семейств ПЛИС Actel

Рис. 14. ЛЭ ПЛИС 54SX фирмы Actel.

 

На рис. 14 приведены архитектуры логических элементов ПЛИС 54 SX фирмы Actel. Такие ЛЭ объединяются в суперкластеры (рис.15)

Рис. 15. Суперкластеры 54SX.

 

Дальнейшее развитие архитектуры FpGA ПЛИС привело к появлению ПЛИС Altera FLEX10K, которые имеют встроенные реконфигурируемые модули памяти (РМП, embedded array block, EAB), позволяющие использовать ПЛИС для реализации различных устройств памяти внутри кристалла без использования внешних ЗУ.

пожалуй, самой популярной элементной базой для реализации алгоритмов ЦОС, построения сложных устройств обработки данных и интерфейсов. Это объясняется тем, что благодаря большой логической емкости, удобной архитектуре, включающей встроенные блоки памяти (EAB, Embedded Array Block), достаточно высокой надежности и удачному соотношению цена - логическая емкость данные ПЛИС удовлетворяют разнообразным требованиям, возникающих у разработчика как систем ЦОС, так и устройств управления, обработки данных и т.п.

В таблице 3 приведены основные сведения о ПЛИС семейства FLEX10K

 

 

F10K10

F10K20

F10K30

F10K40

F10K50

F10K70

F10K100

F10K130

F10K250

Число эквивалентных вентилей

10 000

20 000

30 000

40 000

50 000

70 000

100 000

130 000

250 000

Число лог. элементов

576

1152

1728

2304

2880

3744

4992

6656

12160

Встроенные блоки памяти

3

6

6

8

10

9

12

16

20

Обьем памяти, бит

6144

12288

12288

16384

20480

18432

24576

32768

40960

Максимальное число выводов пользователя

150

189

246

189

310

358

406

470

470

 

В настоящее время выпускаются ПЛИС семейств FLEX10K с напряжением питания 5 В, FLEX10KА (V) с напряжением питания 3.3 В и FLEX10KЕ с напряжением питания 2.5 В. Кроме того, ПЛИС семейства FLEX10KЕ имеют емкость встроенного блока памяти 4096 бит в отличие от ПЛИС остальных семейств, имеющих емкость ЕАВ 2048 бит.

Обобщенная функциональная схема ПЛИС семейства FLEX10K приведена на рис. 16.

В основе архитектуры лежат логические блоки (ЛБ), содержащие 8 ЛЭ и локальную матрицу соединений.

Глобальная матрица соединений разделена на строки и столбцы, имеет непрерывную структуру (Fast track Interconnect). Посередине строки располагаются встроенные блоки памяти (EAB).

Кроме того, имеются глобальные цепи управления, синхронизации и управления вводом-выводом.

Рис.16. Архитектура ПЛИС FLEX10K.

 

Встроенный блок памяти (ВБП) (рис.17) представляет собой ОЗУ емкостью 2048 (4096) бит и состоит из локальной матрицы соединений, собственно модуля памяти, синхронных буферных регистров, а также программируемых мультиплексоров.

Рис. 17. Встроенный блок памяти.

 

Сигналы на вход ЛМС ВБП поступают со строки ГМС. Тактовые и управляющие сигналы поступают с глобальной шины управляющих сигналов.

Выход ВБП может быть скоммутирован как на строку, так и на столбец ГМС.

Наличие синхронных буферных регистров и программируемых мультиплексоров позволяет конфигурировать ВБП как ЗУ с организацией 256 х 8, 512х4, 1024х2, 2048х1.

Наличие ВБП дает возможность табличной реализации таких элементов устройств ЦОС, как перемножители, АЛУ, сумматоры и т.п., имеющих быстродействие до 100 МГц (конечно при самых благоприятных условиях, реально быстродействие арифметических устройств, реализованных на базе ВБП составляет 10 – 50 МГц)

Все ПЛИС семейства FLEX10K совместимы по уровням с шиной pCI, имеют возможность как последовательной, так и параллельной загрузки, полностью поддерживают стандарт JTAG

Развитие и разнообразие архитектур функциональных преобразователей, лежащих в основе базовых узлов ПЛИС привели к тому, что в последние годы ПЛИС становятся основой для "систем на кристалле" (system-on-chip, SOC). В основе идеи SOC лежит интеграция всей электронной системы в одном кристалле (например, в случае ПК такой чип объединяет процессор, память, и т.д.). Компоненты этих систем разрабатываются отдельно и хранятся в виде файлов параметризируемых модулей. Окончательная структура SOC-микросхемы выполняется на базе этих "виртуальных компонентов", называемых также "блоками интеллектуальной собственности" с помощью программ автоматизации проектирования электронных устройств – EDA (Electronic Design Automation). Благодаря стандартизации в одно целое можно объединять "виртуальные компоненты" от разных разработчиков.

Идеология построения "систем на кристалле" подстегнула ведущих производителей ПЛИС к выпуску в конце 1998 – начале 1999 года изделий с эквивалентной емкостью 1000000 эквивалентных вентилей и более.

Примером новых семейств ПЛИС, пригодных для реализации "систем - на - кристалле" является семейство ApEX20K фирмы Altera, основные характеристики которого приведены в Таблице 4.

 

Таблица 4. Основные характеристики семейства ApEX20K фирмы Altera

 

ПЛИС

Ep20K100

Ep20K160

Ep20K200

Ep20K300

Ep20K400

Ep20K600

Ep20K1000

Максимальное число эквивалентных вентилей

263 000

404 000

526 000

728 000

1 052 000

1 537 000

2 670 000

Число логических элементов

4 160

6 400

8 320

11520

16 640

24 320

42 240

Встроенные блоки памяти

26

40

52

72

104

152

264

Максимальный объем памяти, бит

53 248

81 920

106 496

147 456

212 992

311 296

540 672

Число макроячеек

416

640

832

1 152

1 664

2 432

4 224

Число выводов пользователя

252

320

382

420

502

602

780

 

Архитектура ApEX20K сочетает в себе как достоинства FpGA ПЛИС с их таблицами перекодировок, входящими в состав логического элемента, логику вычисления СДНФ, характерную для ПЛИС CpLD , а также встроенные модули памяти (рис.18)

Рис. 18. Архитектура ПЛИС, APEX20K.

 


 

А также другие работы, которые могут Вас заинтересовать

44770. Изучение ассортимента и качества пряностей, реализуемых в розничном торговом предприятии г. Москвы 289 KB
  Пряностями являются разные части растений со специфическим ароматом, разной степенью жгучести и вкуса. Эти растения относятся более чем к 30 различным ботаническим семействам. Это сухие корни, семена или кора душистых растений. Они могут употребляться в целом либо измельченном виде
44771. Особенностями приготовления блюд немецкой кухни 178.5 KB
  Целью выполнения курсовой работы является ознакомление с особенностями приготовления блюд немецкой кухни, закрепление и углубление знаний будущего инженера, способного не только технически грамотно владеть существующими технологическими процессами, но и совершенствовать их и создавать новые, обеспечивающие повышение качества продукции и эффективность производства.
44772. Анализ технологии приготовления вторых горячих блюд из рыбы 1.85 MB
  Обитатели глубин содержат необходимые нашему организму витамины (особенно А и D), жиры, белки (мясо рыб содержит 18% белков). Белки мяса рыб легче усваиваются организмом человека, чем белки мяса животных. Ценной составной частью рыб, особенно океанических, является жир. Рыбий жир характеризуется высоким содержанием непредельных жирных кислот
44773. Изучение кисломолочных напитков, обогащенных бифидобактериями 309 KB
  Кисломолочные продукты – это молочные продукты, вырабатываемые сквашиванием молока или сливок чистыми культурами молочнокислых бактерий с добавлением или без добавления дрожжей и уксуснокислых бактерий. Кисломолочные напитки пользуются заслуженной популярностью у миллионов людей различных стран мира.
44774. Проблемы имплементации международно-правовых стандартов по запрещению рабства и принудительного труда в РФ 313.5 KB
  Предмет исследования составляют нормы, содержащиеся в международно-правовых актах в сфере предупреждения и запрещения рабства и принудительного труда (международные конвенции, декларации и рекомендации), а также нормы российского законодательства в указанной области.
44775. Анализ ассортимента и оценка качества чайных товаров на ООО «Чайный дом» 221 KB
  Следует отметить, что от выпуска высококачественной продукции выигрывает и национальная экономика, поскольку в этом случае увеличиваются экспортный потенциал и доходная часть платежного баланса страны, повышается авторитет государства в мировом сообществе.
44776. Анализ ассортимента, потребительских свойств и экспертиза качества товаров, реализуемых торговым предприятием на примере мучных кондитерских изделий 241 KB
  Отрасль продолжает сохранять большую привлекательность для иностранных вложений, поскольку, по оценкам иностранных аналитиков, российский кондитерский рынок сохраняет потенциальные возможности для дальнейшего расширения, при условии сохранения относительной стабильности в экономике страны в целом.
44777. Применение форм 7.9 MB
  Применение форм Цели работы: научиться создавать формы ввода-вывода; научиться создавать кнопочные формы. Перейдите на закладку Формы выделите форму Список и нажмите клавишу [Delete]. С помощью автоформы можно просматривать или вводить данные. Порядок работы: В окне базы данных выберите вкладку Формы.