86271

Синтез цифрового устройства управления (ЦУУ) в базисах мультиплексоров

Курсовая

Коммуникация, связь, радиоэлектроника и цифровые приборы

Произвести синтез цифрового устройства управления (ЦУУ) в базисах мультиплексоров, логических элементов Шеффера и Пирса в соответствии с заданным вариантом логической функции и управляющих переменных. На основе двух- и трехвходовых логических элементов Пирса.

Русский

2015-04-05

2.96 MB

8 чел.

  1.  Постановка задачи

Задача 1.

Произвести синтез цифрового устройства управления (ЦУУ) в базисах мультиплексоров, логических элементов Шеффера и Пирса в соответствии с заданным вариантом логической функции и управляющих переменных (приложения №1 и №2).

а). На основе двух- и трехвходовых логических элементов Пирса. 

б). На основе мультиплексоров с 8-ю информационными входами и двухвхдовых логических элементов Шеффера. ЦУУ задано логической функцией от 5-ти двоичных переменных: 

Y=(0,1,3,4,6,8,9,10,13,15,17,18,20,22,23,24,27,29,30,31).

Управляющие переменные: XхXхXх.

Задача 2.

Произвести схемотехническое моделирование синтезированных схем ЦУУ с помощью программы Electronics Workbench (ERB).

а). На основе двух- и трехвходовых логических элементов Шеффера.

б). На основе мультиплексоров с 4-мя и 8-ю информационными входами (два варианта).ЦУУ задано логической функцией от 6-ти двоичных переменных:

Y=(0,1,6,7,10,11,12,13,16,17,22,23,26,27,28,29,32,33,38,39,42,43,44,45,48,49,54,55,58,59,60,61).

Управляющие переменные: XхXхXх, XхXх.

Продемонстрировать работоспособность полученных моделей ЦУУ с индикацией заданных значений логической функции с помощью Word Generator из EWB и результата на выходе схемы с помощью Logic Analyzer и лампочки.


2. Задача 1

2.1. Табличная форма и СДНФ функции Y1

Табличная форма логической функции Y1 представлена в таблице:

X4

X3

X2

X1

X0

Y1

0

0

0

0

0

0

1

1

0

0

0

0

1

1

2

0

0

0

1

0

0

3

0

0

0

1

1

1

4

0

0

1

0

0

1

5

0

0

1

0

1

0

6

0

0

1

1

0

1

7

0

0

1

1

1

0

8

0

1

0

0

0

1

9

0

1

0

0

1

1

10

0

1

0

1

0

1

11

0

1

0

1

1

0

12

0

1

1

0

0

0

13

0

1

1

0

1

1

14

0

1

1

1

0

0

15

0

1

1

1

1

1

16

1

0

0

0

0

0

17

1

0

0

0

1

1

18

1

0

0

1

0

1

19

1

0

0

1

1

0

20

1

0

1

0

0

1

21

1

0

1

0

1

0

22

1

0

1

1

0

1

23

1

0

1

1

1

1

24

1

1

0

0

0

1

25

1

1

0

0

1

0

26

1

1

0

1

0

0

27

1

1

0

1

1

1

28

1

1

1

0

0

0

29

1

1

1

0

1

1

30

1

1

1

1

0

1

31

1

1

1

1

1

1

Построение СДНФ логической функции:

2.2. Построение карты Карно для функции Y1

Для описанной выше логической функции построим карту Карно. По столбцам отображаются значения переменных X2, X1, X0, а по строкам – X4, X3. Последовательность кодовых комбинаций по строкам и по столбцам построена так, чтобы каждая предыдущая кодовая комбинация отличалась от предыдущей ровно на одну 1.


2.3. Минимизация логической функции Y1

Для минимизации заданной логичнеской функции применим метод карт Карно. Для этого выделим на карте логические склейки (простые импликанты):

 

На карте Карно можно выделить следующие скелейки:

После построения склеек на карте Карно была получена сокращенная ДНФ логической функции:

+

Выделим из простых импликант все ядровые (убрав ядровую импликанту на карте окажется свободная единица, не закрытая никакой другой склейкой):

Обозначим неядровые склейки как:

K1=

K2=

K3=

Для определения тупиковых ДНФ воспользуемся функцией Патрика:

(K1+K2)(K2+K3) = K1*K2+K1*K3+K2+K2*K3 = K2+K1*K3

После упрощения функции Патрика получим следующие тупиковые ДНФ:

   

Ядро+

 

Из этих тупиковых ДНФ кратчайшей и минимальной является ДНФ №1. Таким образом, полученная минимальная ДНФ представляет собой следующую функцию:

На карте Карно минимальной ДНФ соответствует следующее покрытие:

2.4. Синтез ЦУУ на основе логических элементов Пирса

2.4.1 Упрощение и преобразование в базис стрелки Пирса минимальной ДНФ

Функциональная схема ЦУУ строится на основе минимальной ДНФ логической функции и заданного элементного базиса.

Так как в минимальная ДНФ реализована в булевом базисе (и-или-не), то для преобразования минимальной ДНФ в базис стрелки Пирса следует придерживаться следующих правил:

Для получения инверсных значений переменных X0-X4 используем вышеописанное правило для выражения отрицания через элемент Пирса.

Для того чтобы уменьшить количество логических элементов в схеме, упростим выражение минимальной ДНФ функции, группируя конъюнкции. Упрощая выражение минимальной ДНФ получим следующее выражение:

+

Для упрощения синтеза ЦУУ на элементах Пирса, рассмотрим перевод в базис стрелки Пирса каждой конъюнкции отдельно:

1)

Эта конъюнкция соответствует элементам 1, 2, 11, 19  на функциональной схеме и, соответственно, выходному сигналу № 29.

2)

Эта конъюнкция соответствует элементам 3, 4, 12, 13, 20  на функциональной схеме и, соответственно, выходному сигналу № 30.

3)

Эта конъюнкция соответствует элементам 5, 6, 14, 15, 21  на функциональной схеме и, соответственно, выходному сигналу № 31.

4)

Эта конъюнкция соответствует элементам 7, 8, 16, 17, 22  на функциональной схеме и, соответственно, выходному сигналу № 32.

5)

Эта конъюнкция соответствует элементам 9, 10, 18, 23  на функциональной схеме и, соответственно, выходному сигналу № 25.

Для дальнейшего приведения функции в базис стрелки Пирса, будем суммировать все вышеописанные конъюнкции. Тогда получим следующее выражение:

, или

Первое слагаемое этой суммы соответствует сигналу 36 и элементам 24 и 26 на функциональной схеме, а второе – сигналу 37 и элементам Пирса  25 и 37. Их сумма соответствует сигналу 39 и элементам Пирса 28 и 29.

2.4.2 Обоснование выбора серий логических элементов

Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (TTJI). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-п-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4...5 раз.

2.4.3 Функциональная схема

Функциональная схема разработанного цифрового управляющего устройства на основе элементов Пирса представлена на рисунке № 1 в приложении №1.

Схема разработанного цифрового управляющего устройства в обозначениях программы Electronics Workbench (EWB) представлена на схеме №1 в приложении №2.


2.5 Синтез ЦУУ на основе мультиплексоров и логических элементов Шеффера

2.5.1 Построение карты Карно для распределения входов мультиплексоров

Для распределения сигналов по информационным входам мультиплексора используется метод карт Карно. Управляющими сигналами мультиплексора по заданию являются сигналы XхXхXх.

2.5.2 Построение входных логических функций для информационных входов мультиплексоров

Входные логические функции для информационных входах мультиплексора строятся на основе карт Карно. Так, для входов D0-D7 получаем:

2.5.3 Минимизация входных логических функций для информационных входов мультиплексоров

Для минимизации логических функций, поступающих на информационные входы мультиплексора применяется метод карт Карно для каждого информационного входа. Также сразу производится перевод функций в базис штриха Шеффера.

  1.  Для входа D0:

  1.  Для входа D1:

  1.  Для входа D2:

  1.  Для входа D3:

  1.  Для входа D4:

  1.  Для входа D5:

  1.  Для входа D6:

  1.  Для входа D7:

2.5.4 Обоснование выбора серий логических элементов

Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (TTJI). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-п-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4...5 раз.

2.5.5 Функциональная схема

Функциональная схема разработанного цифрового управляющего устройства на основе мультиплексора с 8-ю информационными входами и элементов Шеффера представлена на рисунке № 2 в приложении №1.

Схема разработанного цифрового управляющего устройства в обозначениях программы Electronics Workbench (EWB) представлена на схеме№2 в приложении№2.

2.6 Выводы по задаче №1

  1.  Реализация ЦУУ на базе мультиплексора и комбинационных схем значительно сокращает количество использованных элементов. Следовательно, предпочтительнее использовать мультиплексоры.

  1.  При реализации ЦУУ  только на элементах Пирса следует минимизировать ДНФ функции, так как построение ЦУУ непосредственно по СДНФ приведет к значительным затратам элементов и времени, а также, как следствие, к увеличению вероятности ошибки при построении ЦУУ.

  1.  При реализации ЦУУ на основе минимальной ДНФ с использованием элементов Пирса целесообразно предварительно произвести группировку конъюнкций ДНФ, тем самым, сокращая количество элементов


3. Задача2

3.1 Табличная форма и СДНФ функции Y2

В таблице представлена логическая функция Y1:

X5

X4

X3

X2

X1

X0

Y1

0

0

0

0

0

0

0

1

1

0

0

0

0

0

1

1

2

0

0

0

0

1

0

0

3

0

0

0

0

1

1

0

4

0

0

0

1

0

0

0

5

0

0

0

1

0

1

0

6

0

0

0

1

1

0

1

7

0

0

0

1

1

1

1

8

0

0

1

0

0

0

0

9

0

0

1

0

0

1

0

10

0

0

1

0

1

0

1

11

0

0

1

0

1

1

1

12

0

0

1

1

0

0

1

13

0

0

1

1

0

1

1

14

0

0

1

1

1

0

0

15

0

0

1

1

1

1

0

16

0

1

0

0

0

0

0

17

0

1

0

0

0

1

1

18

0

1

0

0

1

0

0

19

0

1

0

0

1

1

0

20

0

1

0

1

0

0

0

21

0

1

0

1

0

1

0

22

0

1

0

1

1

0

1

23

0

1

0

1

1

1

1

24

0

1

1

0

0

0

0

25

0

1

1

0

0

1

0

26

0

1

1

0

1

0

1

27

0

1

1

0

1

1

1

28

0

1

1

1

0

0

1

29

0

1

1

1

0

1

1

30

0

1

1

1

1

0

0

31

0

1

1

1

1

1

0

32

1

0

0

0

0

0

1

33

1

0

0

0

0

1

1

34

1

0

0

0

1

0

0

35

1

0

0

0

1

1

0

36

1

0

0

1

0

0

0

37

1

0

0

1

0

1

0

38

1

0

0

1

1

0

1

39

1

0

0

1

1

1

1

40

1

0

1

0

0

0

0

41

1

0

1

0

0

1

0

42

1

0

1

0

1

0

1

43

1

0

1

0

1

1

1

44

1

0

1

1

0

0

1

45

1

0

1

1

0

1

1

46

1

0

1

1

1

0

0

47

1

0

1

1

1

1

0

48

1

1

0

0

0

0

1

49

1

1

0

0

0

1

1

50

1

1

0

0

1

0

0

51

1

1

0

0

1

1

0

52

1

1

0

1

0

0

0

53

1

1

0

1

0

1

0

54

1

1

0

1

1

0

1

55

1

1

0

1

1

1

1

56

1

1

1

0

0

0

0

57

1

1

1

0

0

1

0

58

1

1

1

0

1

0

1

59

1

1

1

0

1

1

1

60

1

1

1

1

0

0

1

61

1

1

1

1

0

1

1

62

1

1

1

1

1

0

0

63

1

1

1

1

1

0

Построение СДНФ логической функции Y1:

Y2=

3.2 Построение каты Карно для функции Y1

Для описанной выше логической функции построим карту Карно. По столбцам отображаются значения переменных X2, X1, X0, а по строкам – X4, X3. Последовательность кодовых комбинаций по строкам и по столбцам построена так, чтобы каждая предыдущая кодовая комбинация отличалась от предыдущей ровно на одну 1.

3.3 Минимизация логической функции Y1

Для минимизации заданной логической функции применим метод карт Карно. Для этого выделим на карте все логические склейки (простые импликанты):

После построения склеек на карте Карно была получена сокращенная ДНФ логической функции: 

Y2

Выделим из простых импликант все ядровые:

Y2я =

Все простые импликанты оказались в ядре, следовательно, сокращенная ДНФ и есть единственная минимальная и кратчайшая ДНФ для данной функции.

Получим МДНФ вида:

Y2 =

3.4 Синтез ЦУУ на основе логических элементов Шеффера

3.4.1 Функциональная схема

Для синтеза ЦУУ на базе двух- и трехвходовых элементов Шеффера требуется предварительно перевести выражение логической функции Y2 в базис штриха Шеффера. Для этого необходимо преобразовать выражение по частям, разбивая его по слагаемым, а потом преобразовать выражение полностью, применяя вместо слагаемых их условные обозначения для упрощения вида выражения.

Функциональная схема цифрового управляющего устройства на основе элементов Шеффера представлена на рисунке №3 в приложении №1.

Схема разработанного цифрового управляющего устройства в обозначениях программы Electronics Workbench (EWB) представлена на схеме№3 в приложении №2.

1)

Инверсному значению этого выражения соответствует сигнал 13 и элемент 1 на функциональной схеме.

2)

Инверсному значению этого выражения соответствует сигнал 14 и элемент 2  на функциональной схеме.

3)

Инверсному значению этого выражения соответствует сигнал 15 и элемент 3 на функциональной схеме.

4)

Инверсному значению этого выражения соответствует сигнал 16 и элемент 4 на функциональной схеме.

Далее просуммируем все получившиеся сигналы и переведем выражение в базис штриха Шеффера:

, или

Значению этого выражения соответствует сигнал 22 на выходе схемы и группа элементы 5, 6, 7, 8, 9, 10.

3.4.2 Синтез ЦУУ на основе мультиплексоров

3.4.2.1 Построение схемы 4-8

Согласно заданию, требуется реализовать ЦУУ на мультиплексорах с четырьмя информационными входами (первый уровень мультиплексирования) и управляющими сигналами Xх, Xх, а также на мультиплексорах с восемью информационными сигналами и управляющими сигналами Xх, Xх, Xх для второго уровня мультиплексирования.

Функция Y1, подлежащая реализации представлена ниже:

3.4.2.2 Второй уровень мультиплексирования

Реализацию ЦУУ следует начать со второго уровня мультиплексирования, то есть, с распределения входных сигналов на мультиплексор с восемью информационными входами. Далее полученные логические функции для входов реализуются на 4-х входовых мультиплексорах первого уровня.

Для распределения сигналов по информационным входам мультиплексора обозначим столбцы карты Карно номерами входов мультиплексора соответственно номеру столбца в двоичной системе счисления:

После распределения сигналов по входам мультиплексора были получены следующие выражения:

3.4.2.3 Первый уровень мультиплексирования

Для построения второго уровня мультиплексирования для каждого информационного входа мультиплексора второго уровня входная логическая функция реализуется с помощью четырехвходового мультиплексора первого уровня. Для распределения сигналов по входам мультиплексора первого уровня также используются карты Карно соответствующих логических функций. Рассмотрим построение входных сигналов для мультиплексоров первого уровня.

  1.  Для входа D0, D1, D4, D5 мультиплексора второго уровня:

Входные сигналы для информационных входов 1-го мультиплексора первого уровня:

  1.  Для входа D2, D3, D6, D7 мультиплексора второго уровня

Входные сигналы для информационных входов 2-го мультиплексора первого уровня:

3.4.2.4 Функциональная схема

Функциональная схема ЦУУ  на основе четырех- и восьмивходовых мультиплексоров строится на основе полученных выражений для их входов следующим образом: вначале входные сигналы схемы (включая их отрицания) заводятся на 4-х входовые мультиплексоры первого уровня в соответствии с вышеописанными выражениями.  Далее прямые выходы всех восьми мультиплексоров первого уровня заводятся на информационные входы мультиплексора второго уровня также в соответствии с вышеописанными выражениями.

При построении схемы были использованы сдвоенные четырех входовые мультиплексоры К155КП2 и восьмивходовые мультиплексоры К155КП7. Использование сдвоенных четырехвходовых мультиплексоров обусловлено тем, что все они имеют одинаковые управляющие сигналы. Таким образом, вместо восьми четырехвходовых мультиплексоров используется один сдвоенный мультиплексор К155КП2.

Функциональная схема разработанного цифрового управляющего устройства представлена на рисунке №4 в приложении №1.

Схема разработанного цифрового управляющего устройства в обозначениях программы Electronics Workbench (EWB) представлена на схеме №4 в приложении №2.

3.4.3 Построение схемы 8-4

Согласно заданию, требуется реализовать ЦУУ на мультиплексорах с восемью информационными входами (первый уровень мультиплексирования) и управляющими сигналами Xх, Xх, Xх, а также на мультиплексорах с восемью информационными сигналами и управляющими сигналами Xх, Xх для второго уровня мультиплексирования.

Функция Y2, подлежащая реализации представлена ниже:

3.4.3.1 Второй уровень мультиплексирования

Реализацию ЦУУ следует начать со второго уровня мультиплексирования, то есть, с распределения входных сигналов на мультиплексоры с четырьмя информационными входами. Далее полученные логические функции для входов реализуются на 8-х входовых мультиплексорах первого уровня.

Для распределения сигналов по информационным входам мультиплексора обозначим строки карты Карно номерами входов мультиплексора соответственно значениям переменных X0, X4 в двоичной системе счисления:

После распределения сигналов по входам мультиплексора были получены следующие выражения:

3.4.3.2 Первый уровень мультиплексирования

Для построения второго уровня мультиплексирования для каждого информационного входа мультиплексора второго уровня входная логическая функция реализуется с помощью восьмивходового мультиплексора первого уровня. Для распределения сигналов по входам мультиплексоров первого уровня также используются карты Карно соответствующих логических функций. Рассмотрим построение входных сигналов для мультиплексоров первого уровня.

  1.  Для входов D0, D2 мультиплексора второго уровня

Получены следующие выражения для сигналов на информационные входы мультиплексора первого уровня:

  1.  Для входов D1, D3 мультиплексора второго уровня

Получены следующие выражения для сигналов на информационные входы мультиплексора первого уровня:

3.4.3.3 Функциональная схема

Функциональная схема ЦУУ на основе четырех- и восьмивходовых мультиплексоров строится на основе полученных выражений для их входов следующим образом: вначале входные сигналы схемы (включая их отрицания) заводятся на восьмивходовые мультиплексоры первого уровня в соответствии с вышеописанными выражениями.  Далее прямые выходы всех четырех мультиплексоров первого уровня заводятся на информационные входы мультиплексора второго уровня также в соответствии с вышеописанными выражениями.

При построении схемы были использованы сдвоенные четырех входовые мультиплексоры К155КП2 и восьмивходовые мультиплексоры К155КП7. Использование сдвоенных четырехвходовых мультиплексоров обусловлено тем, что все они имеют одинаковые управляющие сигналы. Таким образом, вместо восьми четырехвходовых мультиплексоров используются четыре сдвоенных мультиплексора К155КП2.

Функциональная схема разработанного цифрового управляющего устройства представлена на рисунке №5 в приложении №1.

Схема разработанного цифрового управляющего устройства в обозначениях программы Electronics Workbench (EWB) представлена на схеме №5 в приложении №2.

3.4.4 Выводы

На основе проделанной работы можно сделать следующие выводы:

  1.  С возрастанием количества переменных в логической функции усложняется ее СДНФ. При построении ЦУУ на элементах Шеффера схема получается громоздкой, поэтому предпочтительно вначале минимизировать функцию.
  2.  Минимизация функции от 6 переменных представляет определенную сложность, требует графических (карты Карно) и аналитических упрощений. С возрастанием количества переменных возрастает и вероятность ошибки при минимизации ее СДНФ.
  3.  Предпочтительно использовать для построения ЦУУ мультиплексоры, так как это значительно сокращает количество использованных схем.
  4.  При реализации варианта 8-4 на мультиплексорах можно добиться уменьшения количества сигналов в схеме.

4. Заключение

Мультиплексор может быть использован как универсальный логический элемент, то есть на мультиплексорах можно реализовать любую логическую функцию. Использование мультиплексоров при построении ЦУУ на основе функции многих переменных предпочтительнее, чем использование простых логических элементов, так как это значительно сокращает количество использованных корпусов схем.

5. Приложение

При построении электронных схем нашли широкое микросхемы серий К155 и, как продолжение линейки, К555.

Число логических элементов при построении центрального устройства управления – велико. Поэтому в качестве ключевых факторов выберем качество.

Для построения электронных схем центрального устройства управления в данной работе использовались цифровые микросхемы серии K155. Данные микросхемы изготавливают по стандартной технологии диодов Шотки.

 Двухвходовой логический элемент Пирса

В качестве двухвходового логического элемента Пирса была выбрана микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ в одном корпусе.

КОРПУС К555ЛЕ1

УГО К555ЛЕ1

1

Номинальное напряжение питания

5 В 5 %

2

Выходное напряжение низкого уровня

не более 0,4 В

3

Выходное напряжение высокого уровня

не менее 2,4 В

4

Входной ток низкого уровня

не более -1,6 мА

5

Входной ток высокого уровня

не более 0,04 мА

6

Входной пробивной ток

не более 1 мА

7

Ток потребления при низком уровне выходного напряжения

не более 33 мА

8

Ток потребления при высоком уровне выходного напряжения

не более 12 мА

9

Потребляемая статическая мощность на один логический элемент

не более 19,7 мВт

10

Время задержки распространения при включении

не более 15 нс

11

Время задержки распространения при выключении

не более 22 нс

Трехвходовой логический элемент Пирса

В качестве двухвходового логического элемента Пирса выбрана микросхема К555ЛЕ4. Микросхема представляет собой четыре логических элемента 3ИЛИ-НЕ.

КОРПУС К555ЛЕ4

УГО К555ЛЕ4

1

Номинальное напряжение питания

5 В 5 %

2

Выходное напряжение низкого уровня

не более 0,4 В

3

Выходное напряжение высокого уровня

не менее 2,4 В

4

Входной ток низкого уровня

не более -1,6 мА

5

Входной ток высокого уровня

не более 0,04 мА

6

Входной пробивной ток

не более 1 мА

7

Ток потребления при низком уровне выходного напряжения

не более 16 мА

8

Ток потребления при высоком уровне выходного напряжения

не более 26 мА

9

Потребляемая статическая мощность на один логический элемент

не более 36,75 мВт

10

Время задержки распространения при включении

не более 11 нс

11

Время задержки распространения при выключении

не более 15 нс

Двухвходовые логические элементы Шеффера

В качестве логического элемента Шеффера выбрана микросхема К555ЛА1. Микросхема представляет собой четыре логических элемента 2И-НЕ.

КОРПУС К555ЛА1

УГО К555ЛА1

1

Номинальное напряжение питания

5 В 5 %

2

Выходное напряжение низкого уровня

не более 0,4 В

3

Выходное напряжение высокого уровня

не менее 2,4 В

4

Напряжение на антизвонном диоде

не менее -1,5 В

5

Помехоустойчивость

не более 0,4 В

6

Входной ток низкого уровня

не более -1,6 мА

7

Входной ток высокого уровня

не более 0,04 мА

8

Входной пробивной ток

не более 1 мА

9

Ток короткого замыкания

-18...-55 мА

10

Ток потребления при низком уровне выходного напряжения

не более 11 мА

11

Ток потребления при высоком уровне выходного напряжения

не более 4 мА

12

Потребляемая статическая мощность на один логический элемент

не более 19,7 мВт

13

Время задержки распространения при включении

не более 15 нс

14

Время задержки распространения при выключении

не более 22 нс

Трехвходовой логический элемент Шеффера

В качестве двухвходового логического элемента Пирса выбрана микросхема К555ЛА4. Микросхема представляет собой три логических элемента 3И-НЕ.

КОРПУС К555ЛА4

УГО К555ЛА4

1

Номинальное напряжение питания

5 В 5 %

2

Выходное напряжение низкого уровня

не более 0,4 В

3

Выходное напряжение высокого уровня

не менее 2,4 В

4

Напряжение на антизвонном диоде

не менее -1,5 В

5

Входной ток низкого уровня

не более -1,6 мА

6

Входной ток высокого уровня

не более 0,04 мА

7

Входной пробивной ток

не более 1 мА

8

Ток короткого замыкания

-18...-55 мА

9

Ток потребления при низком уровне выходного напряжения

не более 16,5 мА

10

Ток потребления при высоком уровне выходного напряжения

не более 6 мА

11

Потребляемая статическая мощность на один логический элемент

не более 19,7 мВт

12

Время задержки распространения при включении

не более 15 нс

13

Время задержки распространения при выключении

не более 22 нс

Мультиплексор с 8-ю информационными входами

В качестве мультиплексора с 8-ю информационными входами выбрана микросхема К555КП5. Микросхема представляет собой селектор-мультиплексор на восемь каналов со стробированием. В зависимости от установленного на входах A,B,C кода разрешает прохождение сигнала на выход Y только от одного из восьми информационных входов D0-D7, при этом на входе стробирования V должно быть установлено напряжение низкого уровня.

КОРПУС К555КП5

УГО К555КП5

1

Номинальное напряжение питания

5 В 5 %

2

Выходное напряжение низкого уровня

не более 0,4 В

3

Выходное напряжение высокого уровня

не менее 2,4 В

4

Входной ток низкого уровня

не более -1,6 мА

5

Входной ток высокого уровня

не более 0,04 мА

6

Ток потребления

не более 43 мА

7

Потребляемая статическая мощность

не более 226 мВт

Мультиплексор с 4-мя информационными входами

В качестве мультиплексора с 4-мя информационными входами выбрана микросхема К555КП2. Микросхема представляет собой сдвоенный селектор-мультиплексор 4-1 с общими входами выбора данных и раздельными входами стробирования.

КОРПУС К555КП2

УГО К555КП2

1

Номинальное напряжение питания

5 В 5 %

2

Выходное напряжение низкого уровня

не более 0,4 В

3

Выходное напряжение высокого уровня

не менее 2,4 В

4

Входной ток низкого уровня

не более -1,6 мА

5

Входной ток высокого уровня

не более 0,04 мА

6

Ток потребления

не более 60 мА

7

Потребляемая статическая мощность

не более 315 мВт

  1.  Список литературы

1. Методические указания к курсовой работе (рукопись).

2. Конспект лекций по курсу «Архитектура ЭВМ» (рукопись)


Оглавление

[1] Постановка задачи

[2] 2. Задача 1

[3] 2.1. Табличная форма и СДНФ функции Y1

[4] 2.2. Построение карты Карно для функции Y1

[5] 2.3. Минимизация логической функции Y1

[6] 2.4. Синтез ЦУУ на основе логических элементов Пирса

[7] 2.4.1 Упрощение и преобразование в базис стрелки Пирса минимальной ДНФ

[8] 2.4.2 Обоснование выбора серий логических элементов

[9] 2.4.3 Функциональная схема

[10] 2.5 Синтез ЦУУ на основе мультиплексоров и логических элементов Шеффера

[11] 2.5.1 Построение карты Карно для распределения входов мультиплексоров

[12] 2.5.2 Построение входных логических функций для информационных входов мультиплексоров

[13] 2.5.3 Минимизация входных логических функций для информационных входов мультиплексоров

[14] 2.5.4 Обоснование выбора серий логических элементов

[15] 2.5.5 Функциональная схема

[16] 2.6 Выводы по задаче №1

[17] 3. Задача2

[18] 3.1 Табличная форма и СДНФ функции Y2

[19] 3.2 Построение каты Карно для функции Y1

[20] 3.3 Минимизация логической функции Y1

[21] 3.4 Синтез ЦУУ на основе логических элементов Шеффера

[22] 3.4.1 Функциональная схема

[23] 3.4.2 Синтез ЦУУ на основе мультиплексоров

[24] 3.4.2.1 Построение схемы 4-8

[25] 3.4.2.2 Второй уровень мультиплексирования

[26] 3.4.2.3 Первый уровень мультиплексирования

[27] 3.4.2.4 Функциональная схема

[28] 3.4.3 Построение схемы 8-4

[29] 3.4.3.1 Второй уровень мультиплексирования

[30] 3.4.3.2 Первый уровень мультиплексирования

[31] 3.4.3.3 Функциональная схема

[32] 3.4.4 Выводы

[33] 4. Заключение

[34] 5. Приложение

[35] Список литературы

[36] Оглавление


 

А также другие работы, которые могут Вас заинтересовать

24656. Аналіз продуктивності праці 29.5 KB
  Розрахунок продуктивності праці: ПП = V серЧ V обсяг виробництва продукції сер Ч середньооблікова чисельність персоналу для окремих цехів: ПП = Vнат сер Ц сер Ч Vнат обсяг в натуральних одиницях сер Ц середньооблікова ціна Оцінка впливу обсягу виробництва продукції дельта ППв дельта ППв = Vф сер Цпл сер Чпл Пл. сер Цпл сер Чпл Оцінка впливу середньооблікової чисельності робітників дельта ППч = Vф чер Цпл сер ЧФ Vф сер Цпл сер Чпл Оцінка впливу середньої оптової ціни дельта ППсер ц = Vф сер Цф сер Чф Vф сер Цпл...
24657. Аналіз ефективності використання матеріальних ресурсів 25.5 KB
  Аналіз використання матеріалів здійснюється за наступними узагальнюючими показниками: матеріаловіддача зняття продукції із гривні витрат на матеріали це відношення обсягу випущеної продукції до загальної суми матеріальних витрат; матеріалоємність сума матеріальних витрат на випуск однієї гривні продукції це відношення загальної суми матеріальних витрат на обсяг виготовленої продукції. У процесі аналізу можна використати також допоміжні показники рівня використання матеріальних ресурсів: коефіцієнт використання матеріалів рівень...
24658. Аналіз витрат на виробництво за елементами та статтями витрат 26.5 KB
  Аналіз витрат на виробництво за елементами та статтями витрат. Найбільш корисним для вивчення змін у структурі витрат на виробництво є аналіз собівартості за елементами витрат. Елементні витрати це однорідні за складом витрати підприємства. До них належать матеріальні витрати оплата праці відрахування на соціальні потреби амортизаційні відрахування інші грошові витрати.
24659. Аналіз витрат на одну гривню товарної продукції 25 KB
  Аналіз витрат на одну гривню товарної продукції.товарної продукції є основним показником який харзує рівень і динаміку витрат на підво які розробляють різновидну продукцію. товварної продукції є загальним показником рівня витрат він може бути розрахованим для будь якого підващо дуже важливо до порівняння аналізу між підвами їх оцінки конкурентно спроможності. товарної продукції харзує успішність роботи підвапо впровадженя нової технікипідвищення продукції праці раціонально викорастаних ресурсів.
24660. Методика аналізу фінансових результатів підприємства 32 KB
  Кінцевим позитивним результатом господарської діяльності підприємства є прибуток. Прибуток це грошовий дохід утворений в результаті виробничогосподарської діяльності. Прибуток виконує такі основні функції: оцінки підсумків діяльності підприємства; розподілу розподілу доходу між підприємством і державою підприємством і його робітниками між сферою виробництва і невиробничою сферою; джерела утворення фондів економічного стимулювання і соціальних фондів. Джерелами аналітичної інформації є плани економічного та соціального...
24661. Аналіз валового прибутку від реалізації продукції 29 KB
  У процесі аналізу доходів визначають такі показники: 1 рівень доходів підва: доходи в сумі на 100 на товаро оборот. 2 розмір зміни рівня доходів:фактичний рівень доходівплан рівня доходів. 3 відхилення доходів суми:фактич.товарооборотвідхилення у 100 4 рентабельність: R=ЧП ВК 5 рівень рентабельності продажу Rпр=ЧП ЧР У процесі аналізу доходів визначаются такі показники: 1 рівень доходів підва= доходи в сумі 100 товарооборот 2 розмір зміни рівня підва=фактичній плановий 3 відхилення доходів в сумі= фактичний товарооборотна відхил.
24662. Аналіз показників рентабельності 27.5 KB
  Аналіз показників рентабельності. Аналіз рентабельності підприємства дозволяє визначити ефективність вкладення коштів у підприємство та раціональність їхнього використання. Аналіз рентабельності підприємства здійснюється шляхом розрахунку таких показників коефіцієнтів: коефіцієнт рентабельності активів коефіцієнт рентабельності власного капіталу коефіцієнт рентабельності діяльності та коефіцієнт рентабельності продукції. Коефіцієнт рентабельності активів Ра розраховується як відношення чистого прибутку підприємства до середньорічної...
24663. Організація і методика аналізу фінансового стану підприємства в ринкових умовах 29 KB
  Відносні показники фінансового стану розподіляються на коефіцієнти розподілення і координації. Коефіцієнт розподілення відображають яку частину той чи інший абсолютний показник становить від підсумкового показника складовою частиною якого є цей показник.аналіз рентабельності Аналіз рентабельності підприємства здійснюється шляхом розрахунку таких показників коефіцієнтів: коефіцієнт рентабельності активів коефіцієнт рентабельності власного капіталу коефіцієнт рентабельності діяльності та коефіцієнт рентабельності продукції.
24664. Аналіз динаміки, складу та структури майна підприємства 25 KB
  В процесі аналізу активу і пасиву балансу визначають показники структури динаміки балансу структурної динаміки балансу. Для загальної оцінки динаміки фінансового стану підприємства необхідно виконати групування статей балансу по окремих групах за відзнакою ліквідності за ознакою активу та пасиву і зобовязання. Використовуючи горизонтальний і вертикальний аналіз здійснення аналізу активу та пасиву балансу за групами.