8789

Методы доступа

Доклад

Информатика, кибернетика и программирование

Методы доступа Важным аспектом сетевых структур являются методы доступа к сетевой среде, т.е. принципы, используемые компьютерами для обращения к ресурсам сети. Основные методы доступа к сетевой среде основаны на логической топологии сети. Метод опр...

Русский

2013-02-17

73.5 KB

3 чел.

Методы доступа

Важным аспектом сетевых структур являются методы доступа к сетевой среде, т.е. принципы, используемые компьютерами для обращения к ресурсам сети. Основные методы доступа к сетевой среде основаны на логической топологии сети.

Метод опроса (polling) ассоциирован с логической топологией «звезда» и представлен на рис. 1.

Рис. 1. Метод опроса.

Первичный узел (primary) сети последовательно опрашивает вторичные (Ssecondary) узлы об их состоянии и предоставляет требуемый сетевой ресурс. Метод реализуется в специальных сетях (телеметрических, сетях систем управления производством и технологическими процессами и т.п.).

Метод посылки маркера (token passing) соответствует логической топологии «кольцо». Идею метода посылки маркера иллюстрирует пример пересылки пакета А от станции 1 к станции 3 на рис. 2, где пакет с точкой внутри – пакет с отметкой (флагом) получения.

Рис. 2. Посылка маркера.

Наиболее ярко этот метод реализован в технологиях Token Ring/Token Bus (IEEE 802.5/802.4) [1, c.450-454; 1*, с. 324-341; 2*, с. 307-320; 3, c. 287-303] и FDDI [1, c. 454-460; 2*, c. 340-343].

Технология Token Ring была разработана в 1984 г. фирмой IBM и обеспечивала скорость 4 Мбит/с (в современных реализациях эта скорость увеличена до 16 Мбит/с). В 1998 г. были предложены высокоскоростные версии технологии под названием High-Speed Token Ring для скоростей 100 или 155 Мбит/с. В качестве физической линии может использоваться либо коаксиальный кабель с волновым сопротивлением 70 Ом (максимальная длина кольца - 4000 м), либо экранированная витая пара STP (Shielded Twisted Pair) с расстоянием между концентратором и конечным узлом до 100 м, либо неэкранированная витая пара UTP (Unshielded Twisted Pair) с расстоянием между концентратором и конечным узлом до 45 м, либо волоконно-оптический кабель. Технология позволяет поддерживать до 260 компьютеров в сети.

Технология FDDI (Fiber Distributed Data Interface – оптоволоконный распределённый доступ к данным) разработана ANSI в 1986-8 гг. и предусматривает соединение до 500 компьютеров двойным (для повышения надёжности) кольцом оптоволокна длинной до 100 км со скоростью обмена 100 Мбит/с.

Метод конкуренции (contention) связан с логической топологией «общая шина».

Наиболее распространённая версия метода имеет название CSMA/CD (Carrier Sensing Multiple Access with Collision Detection) – прослушивание «несущей», множественный доступ, обнаружение коллизий (столкновений), процесс возникновения которых показан на рис. 3 [1, c. 394-402].

Рис. 3. Коллизии.

Процедура разрешения коллизий состоит в использовании случайной задержки при повторной передаче. При каждой следующей попытке интервал задержек увеличивается (например, в технологии Ethernet вдвое). Количество попыток ограничено (в технологии Ethernet их не более 16).

Для предотвращения неустранимых коллизий необходимо, чтобы длительность самого короткого кадра была больше двойного времени прохождения сигнала между крайними узлами сети.

Важным для этого метода является понятие коллизионного домена (collision domain), т.е. совокупности узлов, распознающих коллизию независимо от того, в каком узле эта коллизия возникла.


Primary

S

S

S

S

S

S

S

S

S

S


 

А также другие работы, которые могут Вас заинтересовать

26040. Общая структура триггеров 13.24 KB
  Информационные сигналы поступают на входы A и В ЛУ и преобразуются в сигналы поступающие на внутренние входы S и R ЯП. Управляющие сигналы на асинхронный триггер воздействуют непосредственно с началом своего появления на их входах а в синхронных только с приходом сигнала на входе C.
26041. Простые триггеры 20.11 KB
  Схема простейшего триггера построенного на инверторах В этой схеме может быть только два состояния на выходе Q присутствует логическая единица и на выходе Q присутствует логический ноль. Если логическая единица присутствует на выходе Q то на инверсном выходе будет присутствовать логический ноль который после очередного инвертирования подтверждает уровень логической единицы на выходе Q. И наоборот если на выходе Q присутствует логический ноль то на инверсном выходе будет присутствовать логическая единица.
26042. JK-триггеры 14.14 KB
  Подобно RSтриггеру в JKтриггере входы J и K это входы установки выхода Q триггера в состояние 1 или 0. Однако в отличие от RSтриггера в JKтриггере наличие J=K=1 приводит к переходу выхода Q триггера в противоположное состояние. Условие функционирования JKтриггера описывается функцией: Рисунок 51 JKтриггеры: а асинхронные; б тактируемые фронтом. Триггер JKтипа называют универсальным потому что на его основе с помощью несложных коммутационных преобразований можно получить RS и Ттриггеры а если между входами J и K включить...
26043. D-триггеры 13.79 KB
  Характеристическое уравнение триггера: Qn1=Dn. Оно означает что логический сигнал Qn1 повторяет значение сигнала установленное на входе триггера в предшествующий момент времени. Благодаря включению элемента D1 на входы RSтриггера поступают разнополярные сигналы Рисунок 47а поэтому запрещённое состояние входных сигналов исключено но время задержки распространения сигнала элемента D1 должно быть меньше чем у элементов D2 и D3 tзд. В приведённой выше схеме Dтриггера вследствие задержки распространения сигналов сигнал на выходе Q...
26044. Счётные триггеры 18.55 KB
  Функционирование триггера определяется уравнением: Из уравнения следует что Ттриггер каждый раз изменяет своё состояние на противоположное с приходом на счётный вход Т очередного тактирующего импульса длительностью tи. Этому способствует наличие перекрёстных обратных связей с выходов триггера на входы элементов D1 и D2. Для надёжной работы триггера с целью сохранения информации о предыдущем состоянии триггера в момент его переключения в схему вводят элементы задержки имеющие время задержки tз tи. Сигнал на этом входе разрешает при V=1...
26045. Сумматоры, их схемы 98.69 KB
  Сумматоры их схемы В цифровой вычислительной технике используются одноразрядные суммирующие схемы с двумя и тремя входами причём первые называются полусумматорами а вторые полными одноразрядными сумматорами. приведена таблица истинности полусумматора на основании которой составлена его структурная формула в виде СДНФ Основными параметрами характеризующими качественные показатели логических схем являются быстродействие и количество элементов определяющее сложность схемы. Быстродействие определяется суммарным временем задержки сигнала...
26046. Программированные логические матрицы(ПЛЦ) 14.64 KB
  Программированные логические матрицыПЛЦ Основная идея работы ПЛМ заключается в реализации логической функции представленной в СДНФ дизъюнктивной нормальной форме. В схеме ПЛМ приведенной на рисунке 1 ранг терма ограничен количеством входов и равен четырем количество термов тоже равно четырем. В реально выпускавшихся микросхемах программируемых логических матриц ПЛМ количество входов было равно шестнадцати максимальный ранг минтерма 16 количество термов равно 32 и количество выходов микросхемы 8. Следует отметить что полная...
26047. Большие интегральные схемы(БИС) запоминающихся устройств(ЗУ). Организация БИС ЗУ 15.67 KB
  Большие интегральные схемы БИС запоминающихся устройств ЗУ. Организация БИС ЗУ Большая интегральная схема БИС интегральная схема ИС с высокой степенью интеграции число элементов в ней достигает 10000 используется в электронной аппаратуре как функционально законченный узел устройств вычислительной техники автоматики измерительной техники и др. По количеству элементов все интегральные схемы условно делят на следующие категории...
26048. Двоичные счётчики 15.41 KB
  Двоичные счётчики Счетчик представляет собой устройство состояние которого определяется числом поступивших на его вход импульсов. Счетчики используют для подсчета числа импульсов и фиксации этого числа в заданном коде деления частоты следования импульсов формирования последовательностей импульсов и кодов управления цифровыми блоками. Двоичный n разрядный счетчик содержит n каскадносоединенных ячеек в качестве которых используют счетные Ттриггеры При поступлении входных импульсов по их спаду происходит последовательное изменение...