88503

Бистабильная ячейка

Реферат

Коммуникация, связь, радиоэлектроника и цифровые приборы

Характеристическое уравнение для реализации ДБЯ с управлением по выходу можно получить, осуществляя минимизацию функции в виде МДНФ по карте Карно рис. 4.2, в. Выражение для полученной функции с учетом неопределенного состояния при входной комбинации SR=11 имеет вид...

Русский

2015-04-30

368.45 KB

3 чел.

  1.  Бистабильная ячейка

Такая ячейка (БЯ) состоит их двух перекрестно соединенных инверторов (рис. 4.2, а). Обратная связь замыкает выход Q со входом установки S (Set) одного инвертора и выход  со входом сброса R (Reset) другого инвертора. На вход S  подаетcя управляющий сигнал f1, а на управляющий вход R – управляющий сигнал f2. Поскольку фазовый сдвиг по замкнутой таким образом обратной связи (ОС) равен нулю (или 2π), эта ОС является положительной. В такой цепи возможны автоколебания. Таблица переключений БЯ приведена на рис. 4.2, б.

Выходами БЯ являются сигналы Х и Х', логические значения которых совпадают с кодами Q и внутренних состояний БЯ. Иными словами

                                                                 Х=Q,                                                       (1)

 (признак автомата Мура).

 Соединенные с выходами Х и Х' внутренние входы БЯ обозначаются соответственно х и х'. В стационарном режиме внутренние входы х и х' и выходы Х и Х' удовлетворяют условиям

                                                                  Х=х, .                                                     (2)

 Проводное объединение внутренних сигналов х и х’ c входными сигналами  f1 и f2 на рис. 4.2, а реализует логическую операцию «Монтажное ИЛИ».

Выражение для характеристического уравнения БЯ получим, исходя из следующих соображений. Поскольку БЯ яляется асинхронным устройством,  то состояние Qτ возникает на выходе после входных воздействий спустя время τ. Имеем:

                                                             (3)

Для  стационарного режима, используя условие (2), найдем

.                                              (4)

Исходя из перечисленных на рис. 4.2, б наборов входных переменных S и  R сделаем следующий вывод: сигналы на S- и R-входах (под сигналами понимаются значения «1») обеспечивают однозначное состояние БЯ. Сигнал S=1 означает Q=1; сигнал R=1 означает Q=0. По окончании сигнала принятое состояние сохраняется; оно сохраняется и при повторении такого же сигнала.

Набор S=1 и R=1. Каким бы ни было предыдущее состояние БЯ, при таком наборе входных сигналов уровни на обоих входах получаются одинаковыми: Q==0. Уже одно это обстоятельство говорит о ненормальности ситуации. Однако главное противоречие состоит в том, что по окончании сигналов S и R БЯ оказывается в неопределенном состоянии: на обеих парах входов в первый момент действуют нулевые сигналы. Под действием внутренних флюктуаций БЯ с равной вероятностью может перейти в любое из двух устойчивых состояний Q=1 или Q=0.

 Следовательно, набор S=1, R=1 в данной БЯ является запрещенным (с точки зрения правильности его функционирования), то есть он не должен встречаться при использовании БЯ в узлах аппаратуры. Такой запрет понятен и из общих соображений: нельзя одновременно подавать на триггер противоположные команды «установить единицу (S)» и «установить нуль (R)». Запрещение комбинации SR=11 обозначается в таблицах переключений и картах Карно в виде крестиков.

 Поэтому вхождения, обозначенные крестиками на рис. 4.2 и соответствующие входной комбинации SR=11, должны быть исключены схемотехнически. Это запрещение накладывает ограничеие на цепи, внешние по отношения к ДБЯ.

Поскольку комбинация SR=11 предполагается невозможной (избыточной), соответствующие ей крестики на карте минтермов могут быть доопределены до 1 или 0 (по желанию миниминизатора функции Qn+1).При этом характеристическое уравнение упрощается.

Синтез дизъюнктивных бистабильных ячеек  (ДБЯ)

Характеристическое уравнение для реализации ДБЯ с управлением по выходу можно получить, осуществляя минимизацию функции в виде МДНФ по карте Карно рис. 4.2, в. Выражение для полученной функции с учетом неопределенного состояния при входной комбинации SR=11 имеет вид

.                                                      (5)

Представление функции (5) в виде структурной схемы показано на рис. 4.3, а. Время переключения такой ячейки tп равно времени задержки переключения tз одного элемента НЕ.

Характеристическое уравнение для реализации ДБЯ с управлением по входу получается путем минимизации функции по карте Карно в виде МКНФ. Выражение для полученной функции имеет вид

.                                                 (6)

Реализация функции (5) в виде структурной схемы представлена на рис. 4.3, б. Время переключения такой ячейки tп равно удвоенному времени задержки переключения tз одного элемента НЕ:

tп= 2tз.

Для ДБЯ разрешена комбинация входных переменных, удовлетворяющая условию

.

Синтез конъюнктивных бистабильных ячеек  (КБЯ)

Характеристическое уравнение для реализации КБЯ с управлением по выходу можно получить осуществляя минимизацию функции в виде МКНФ по карте Карно рис. 4.2, в. Выражение для полученной функции имеет вид

.                                                    (7)

Представление функции (7) в виде структурной схемы показано на рис. 4.3, а. Время переключения такой ячейки tп равно времени задержки переключения tз одного элемента НЕ.

Характеристическое уравнение для реализации КБЯ с управлением по входу получается путем минимизации функции по карте Карно в виде МДНФ. Выражение для полученной функции имеет вид

.                                                          (8)

Реализация функции (5) в виде структурной схемы представлена на рис. 4.4, б. Время переключения такой ячейки tп равно удвоенному времени задержки переключения tз одного элемента НЕ:

tп= 2tз.

Для КБЯ разрешена комбинация входных переменных, удовлетворяющая условию

.

Поэтому набор входных переменных S=0, R=0 в данной БЯ является запрещенным.

  1.  Триггер
  2.  Асинхронный RS-триггер

RS триггер получил название по названию своих входов. Вход S (Set — установить англ.) позволяет устанавливать выход триггера Q в единичное состояние (записывать единицу). Вход R (Reset — сбросить англ.) позволяет сбрасывать выход триггера Q (Quit — выход англ.) в нулевое состояние (записывать ноль).

Для реализации RS триггера воспользуемся логическими элементами "2И-НЕ". Его принципиальная схема приведена на рисунке 1.


Рисунок 1. Схема простейшего rs триггера на схемах "2И-НЕ". Входы R и S инверсные (активный уровень'0')

Рассмотрим принцип работы RS триггера, выполненный по изображенной на рисунке 1 схеме подробнее. Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента "2И-НЕ" Q присутствует логический ноль, то на выходе нижнего логического элемента "2И-НЕ" появится логическая единица. Эта единица подтвердит логический ноль на выходе Q. Если на выходе верхнего логического элемента "2И-НЕ" Q первоначально присутствует логическая единица, то на выходе нижнего логического элемента "2И-НЕ" появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q. То есть при единичных входных уровнях схема RS триггера работает точно так же как и схема на инверторах.

Подадим на вход S нулевой потенциал. Согласно таблице истинности логического элемента "И-НЕ" на выходе Q появится единичный потенциал. Это приведёт к появлению на инверсном выходе триггера нулевого потенциала. Теперь, даже если снять нулевой потенциал с входа S, на выходе триггера останется единичный потенциал. То есть мы записали в триггер логическую единицу.

Точно так же можно записать в RS-триггер и логический ноль. Для этого следует воспользоваться входом R. Так как активный уровень на входах оказался нулевым, то эти входы — инверсные. Составим таблицу истинности RS триггера. Входы R и S в этой таблице будем использовать прямые, то есть и запись нуля, и запись единицы будут осуществляться единичными потенциалами (таблица 1).

Таблица 1. Таблица истинности RS триггера.

R

S

Q(t)

Q(t+1)

Пояснения

0

0

0

0

Режим хранения информации R=S=0

0

0

1

1

0

1

0

1

Режим установки единицы S=1

0

1

1

1

1

0

0

0

Режим записи нуля R=1

1

0

1

0

1

1

0

*

R=S=1 запрещенная комбинация

1

1

1

*

RS триггер можно построить и на логических элементах "ИЛИ". Его схема приведена на рисунке 2. Принцип работы RS триггера, собранный на логических элементах "ИЛИ" будет точно таким же, как и рассмотренный ранее. Единственное отличие в работе этой схемы по сравнению с предыдущей схемой RS триггера будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями. Эти особенности связаны с принципами работы инверсной логики, которые рассматривались ранее.


Рисунок 2. Схема простейшего RS триггера на схемах "ИЛИ". Входы R и S прямые (активный уровень '1')

Так как RS триггер при реализации его на логических элементах "И" и "ИЛИ" работает одинаково (его принцип работы от схемы не зависит), то и условно-графическое изображение на принципиальных схемах тоже одинаково. Условно-графическое изображение RS триггера на принципиальных схемах приведено на рисунке 3.


Рисунок 3. Условно-графическое обозначение RS триггера

2.2 Синхронный RS-триггер

Схема RS триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс (в цифровых схемах этот процесс называется "опасные гонки"), то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены.

Это означает, что большинство цифровых схем требуют сигнала синхронизации (тактового сигнала). Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Для того чтобы отличать от них рассмотренные ранее варианты (RS триггер и триггер Шмитта) эти триггеры получили название асинхронных.

Формировать синхронизирующие сигналы с различной частотой и скважностью при помощи генераторов и одновибраторов мы уже научились в предыдущих главах. Теперь научимся записывать в триггеры входные логические сигналы только при наличии разрешающего сигнала.

Для этого нам потребуется схема, пропускающая входные сигналы только при наличии синхронизирующего сигнала. Такую схему мы уже использовали при построении схем мультиплексоров и демультиплексоров. Это логический элемент "2И". Триггеры, записывающие сигналы только при наличии синхронизирующего сигнала называются синхронными. Принципиальная схема синхронного RS-триггера приведена на рисунке 4.


Рисунок 4. Схема синхронного RS триггера, построенного на элементах "И-НЕ"

В таблице 2 приведена таблица истинности синхронного RS триггера. Принцип работы RS триггера не изменился, добавилось дополнительное условие: синхронизация момента срабатывания схемы. В этой таблице символ 'x' означает, что значения логических уровней на данном входе не важны. Они не влияют на работу триггера.

Таблица 2. Таблица истинности синхронного RS триггера.

С

R

S

Q(t)

Q(t+1)

Пояснения

0

x

x

0

0

Режим хранения информации

0

x

x

1

1

1

0

0

0

0

Режим хранения информации

1

0

0

1

1

1

0

1

0

1

Режим установки единицы S=1

1

0

1

1

1

1

1

0

0

0

Режим записи нуля R=1

1

1

0

1

0

1

1

1

0

*

R=S=1 запрещенная комбинация

1

1

1

1

*

Как мы уже показали выше, RS триггеры могут быть реализованы на различных логических элементах. При этом их логика работы не изменяется. В то же самое время триггеры часто выпускаются в виде готовых микросхем (или реализуются внутри БИС в виде готовых модулей), поэтому на принципиальных схемах синхронные RS триггеры обычно изображаются в виде условно-графических обозначений. Условно-графическое обозначение синхронного RS триггера приведено на рисунке 5.


Рисунок 5. Условно-графическое обозначение синхронного RS триггера

2.3 Синхронный JK-триггер

 Таблица истинности jk триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещённое состояние, его схема изменена таким образом, что при подаче двух единиц jk триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход C импульсов этот триггер изменяет своё состояние на противоположное. Таблица истинности jk триггера приведена в таблице 3.

Таблица 3. Таблица истинности jk триггера.

С

K

J

Q(t)

Q(t+1)

Пояснения

0

x

x

0

0

Режим хранения информации

0

x

x

1

1

1

0

0

0

0

Режим хранения информации

1

0

0

1

1

1

0

1

0

1

Режим установки единицы J=1

1

0

1

1

1

1

1

0

0

0

Режим записи нуля K=1

1

1

0

1

0

1

1

1

0

1

K=J=1 счетный режим триггера

1

1

1

1

0

 Один из вариантов внутренней схемы JK-триггера приведен на рисунке 6. Эта схема удобна для изучения принципов работы данного триггера в счетном режиме.


Рисунок 6. Внутренняя схема jk триггера

 Для реализации счетного режима в схеме введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря обратной связи на входах R и S первого триггера никогда не может возникнуть запрещенная комбинация, а то, что она перекрестная, вводит новый режим работы — счетный. При подаче на входы j и k логической единицы одновременно JK-триггер переходит в счетный режим, подобно T триггеру.

 Приводить временные диаграммы работы JK-триггера не имеет смысла, так как они совпадают с приведёнными ранее временными диаграммами RS- и T-триггера. Условно-графическое обозначение JK-триггера приведено на рисунке 7.


Рисунок 7. Условно-графическое обозначение jk триггера

 На этом рисунке приведено обозначение типовой цифровой микросхемы К1554ТВ9, выполненной по ТТЛ технологии. В промышленно выпускающихся микросхемах обычно кроме входов j и k реализуются входы RS-триггера, которые позволяют устанавливать jk триггер в заранее определённое исходное состояние.

 В названиях отечественных микросхем для обозначения jk триггера присутствуют буквы ТВ. Например, микросхема К1554ТВ9 содержит в одном корпусе два jk триггера. В качестве примеров иностранных микросхем, содержащих jk триггеры можно назвать такие микросхемы, как 74HCT73 или 74ACT109.

 Так как jk триггер является универсальной схемой, то рассмотрим несколько примеров ее использования. Начнем с примера использования этого триггера в качестве обнаружителя коротких импульсов.


Рисунок 8. Схема обнаружения короткого импульса

 В данной схеме при поступлении на вход "C" импульса триггер переходит в единичное состояние, которое затем может быть обнаружено последующей схемой (например, микропроцессором). Для того, чтобы привести схему в исходное состояние, необходимо подать на вход R уровень логического нуля.

 Теперь рассмотрим пример построения на jk триггере ждущего мультивибратора. Один из вариантов подобной схемы приведен на рисунке 9.


Рисунок 9. Схема ждущего мультивибратора, собранного на jk триггере

 Схема работает подобно предыдущей схеме. Длительность выходного импульса определяется постоянной времени RC цепочки. Диод VD1 предназначен для быстрого восстановления исходного состояния схемы (разряда емкости C). Если быстрое восстановление схемы не требуется, например, когда длительность выходных импульсов гарантированно меньше половины периода следования входных импульсов, то диод VD1 можно исключить из схемы ждущего мультивибратора.

 В качестве последнего примера применения универсального jk триггера, рассмотрим схему счетного T-триггера. Схема счетного триггера приведена на рисунке 10.


Рисунок 10. Схема счетного триггера, построенного на jk триггере

 В схеме, приведенной на рисунке 10, для реализации счетного режима работы триггера на входы J и K подаются уровни логической единицы. Если эти входы вывести в качестве отдельного входа, то они образуют отдельный вход разрешения счета T

2.4 Синхронный D-триггер

 В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. При записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного провода. Как мы уже видели ранее, сигналы установки и сброса триггера не могут появляться одновременно, поэтому можно объединить эти входы при помощи инвертора, как показано на рисунке 11.

 
Рисунок 1
1. Схема D триггера (защелки)

 Такой триггер получил название D триггер. Название D триггера происходит от английского слова delay — задержка. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Условно-графическое обозначение D триггера на принципиальных схемах приведено на рисунке 12.

 
Рисунок 
12. Условно-графическое обозначение D триггера (защелки)

 Таблица истинности D триггера достаточно проста, она приведена в таблице 1. Как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации.

Таблица 4. Таблица истинности D триггера

С

D

Q(t)

Q(t+1)

Пояснения

0

x

0

0

Режим хранения информации

0

x

1

1

1

0

x

0

Режим записи информации

1

1

x

1

 Нужно отметить, что в ТТЛ микросхемах самый распространённый элемент — это "2И-НЕ". Принципиальная схема D триггера на элементах "2И-НЕ" приведена на рисунке 13.

 
Рисунок 
13. Принципиальная схема D триггера на элементах "2И-НЕ"

 Подобные статические триггеры применяются очень часто. В качестве примера можно назвать микросхемы 555ТМ5 и 555ТМ7 (74ALS75). На подобных триггерах- защелках реализована микросхема 8-ми разрядного параллельного регистра 1533ИР33. Пример цоколевки микросхемы 555ТМ7 приведен на рисунке 14.

 
Рисунок 
14. Цоколевка 4-х статических D-триггеров 1533ТМ7 (74ALS75)

 В данном условно-графическом обозначении микросхемы К555ТМ7 входы синхронизации обозначены G от английского слова gate — затвор. В микросхеме размещены одновременно четыре статических триггера. При этом входы синхронизации у каждой пары (G1 и G2), (G3 и G4) оьбъединены в один вывод.

 Расширить функциональные возможности синхронных триггеров можно добавлением асинхронных потенциальных входов. На практике чаще всего добавляют асинхронные потенциальные входы S и R записи в триггер логического нуля и единицы. Для этого в схеме статического триггера, приведенной на рисунке 13 добавим еще один вход в логических элементах "2И-НЕ", как это показано на рисунке 14.

 
Рисунок 
15. Схема статического D-триггера с дополнительными входами R и S

 Условно-графическое изображение этого триггера приведено на рисунке 6.

 
Рисунок 
16. Условно-графическое статического D-триггера с дополнительными входами R и S

 Ещё проще реализуется D триггер на КМОП логических элементах. В КМОП микросхемах вместо логических элементов "И" используются обычные транзисторные ключи. Схема D триггера приведена на рисунке 17.

 
Рисунок 
17. Схема D триггера, реализованная на КМОП элементах

 При подаче высокого уровня синхросигнала C МОП-транзистор VT1 открывается и обеспечивает передачу сигнала с входа D на инверсный выход Q через инвертор D1. Транзистор VT2 при этом закрыт и отключает второй инвертор, собранный на транзисторах VT2 и VT3. При подаче низкого потенциала на вход C включается второй инвертор, который вместе с инвертором D1 и образует D триггер.

 Во всех рассмотренных ранее схемах синхронных триггеров синхросигнал работает по уровню, поэтому триггеры называются триггерами, работающими по уровню или статическими триггерами. Ещё одно название статических D триггеров, пришедшее из иностранной литературы — триггеры-защёлки (latch). Легче всего объяснить появление этого названия по временной диаграмме, приведенной на рисунке 18.

 
Рисунок 
18. Временная диаграмма статического D триггера (защелки)

 Для формирования подобной временной диаграммы уже недостаточно механических ключей на входе схемы и логических пробников на светодиодах. Для формирования входных сигналов потребуются генераторы импульсов, а для наблюдения временных диаграмм к выходу схемы следует подключить многоканальный осциллограф.

 По временной диаграмме, приведенной на рисунке 18 видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если же на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на вход этого триггера.

 Входное напряжение запоминается в статическом D триггере только в момент изменения уровня напряжения на входе синхронизации C с высокого уровня на низкий уровень. Входные данные как бы "защелкиваются" в этот момент, отсюда и название — триггер-защелка.

 Принципиально в схеме статического D триггера входной переходной процесс (опасные гонки) может беспрепятственно проходить на выход D триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту.

  1.  Счетчики

На базе счетных триггеров можно построить цифровое устройство, получившее название электронного счетчика. Электронные счетчики (далее, просто счетчики) позволяют вести подсчет электрических импульсов, количество которых (поступившее на вход счетчика) представляется обычно в параллельном коде. Счетчики могут отличаться модулем счета и типом счетной последовательности, которая, в частности, может быть двоичной, двоично-десятичной, в коде Грея и т.п. Цифровые последовательностные устройства, выполненные по схеме счетчика, но имеющие один счетный вход и один выход называются делителями частоты. Таким образом, любой счетчик может служить в качестве делителя частоты, если используется информация только одного из его выходов. Так как счетчики и делители имеют единую структуру, основное внимание будет уделено синтезу счетчиков.

Счетчики и делители подразделяются на асинхронные и синхронные. У синхронных счетчиков все разрядные триггеры синхронизируются параллельно одними и теми же синхроимпульсами, поступающими из источника этих импульсов. Асинхронные счетчики имеют последовательную синхронизацию, т.е. каждый последующий разрядный триггер синхронизируется выходными импульсами триггера предыдущего разряда. Асинхронные счетчики иногда называют последовательными, а синхронные счетчики – параллельными.

Синхронные счетчики подразделяются на параллельно-синхронные и последовательно-синхронные. Параллельные счетчики имеют более высокую скорость счета, чем асинхронные.

Счетчики, независимо от способа синхронизации, подразделяются на счетчики прямого счета (суммирующие) и на счетчики обратного счета (вычитающие). В интегральном исполнении выпускаются также реверсивные счетчики, в которых имеется специальный вход для переключения режима работы, т.е. направления счета. Многие типы счетчиков, выпускаемые промышленностью в интегральном исполнении, имеют дополнительные входы предустановки, позволяющие использовать эти счетчики в режиме регистра памяти.

В качестве разрядных триггеров счетчиков и делителей могут быть использованы двухступенчатые D-триггеры, Т- и JK-триггеры.

Счетчики относятся к последовательностным устройствам с циклически повторяющейся последовательностью состояний. Число, соответствующее количеству импульсов (поступивших на вход счетчика), при котором счетчик «возвращается» в исходное состояние, называется модулем, или коэффициентом счета. Модуль счета, как правило, обозначают буквой М (или Ксч). Например, максимальный модуль счета счетчика из двух триггеров равен М = 22 = 4, трех триггеров – М = 23 = 8 и т. д. В общем случае для n-разрядного счетчика М = 2n. Модуль счета счетчика численно совпадает с модулем деления делителя частоты. Счетчик по модулю 8 позволяет реализовать (без дополнительных схемных затрат) делитель частоты на 8. Это значит, что данный делитель делит частоту входной импульсной последовательности на 8.

Асинхронный двоичный счетчик. Асинхронный двоичный счетчик представляет собой совокупность последовательно соединенных триггеров (D- или JK), каждый из которых ассоциируется с битом в двоичном представлении числа. Если в счетчике m триггеров, то число возможных состояний счетчика равно 2m, следовательно, и модуль счета М также равен 2m. Счетная последовательность в двоичном суммирующем счетчике начинается с нуля и доходит до максимального числа 2m – 1, после чего снова проходит через нуль и повторяется. В вычитающем двоичном счетчике последовательные двоичные числа перебираются в обратном порядке и при повторении последовательности максимальное число следует за нулем.

Рассмотрим устройство двоичного суммирующего счетчика по модулю М = 16, выполненного на базе JK-триггеров (рис. 19, а, б, в).

Как видно из рис. 3.33, а, синхронизирующие входы всех триггеров, кроме крайнего левого (Т1), соединены с выходами предыдущих триггеров. Поэтому состояние триггера меняется в ответ на изменение состояния предыдущего триггера.

Из таблицы состояния счетчика (рис. 19, б) легко заметить, что значение разряда в выбранной позиции меняется тогда, когда в соседней справа позиции состояние переходит из «1» в «0», управление триггерами осуществляется задним фронтом синхроимпульсов (отрицательным перепадом напряжения импульса синхронизации).

Временные диаграммы, поясняющие работу асинхронного суммирующего счетчика, приведены на рис. 19, в.

 

 

Рисунок 19

 

Счетчики обратного счета (вычитающие счетчики). На рис. 20, а приведена схема асинхронного трехразрядного двоичного вычитающего счетчика, построенного на базе D-триггеров. Отметим, что условия для изменения состояний триггеров вычитающих счетчиков аналогичны условиям для суммирующих счетчиков, с той лишь разницей, что они должны «опираться» на значения инверсных, а не прямых выходов триггеров. Следовательно, рассмотренный выше счетчик можно превратить ввычитающий, если переключить входы «С» триггеров с выходов Q на выходы . Когда в качестве разрядных триггеров используются D-триггеры, синхронизируемые передним фронтом синхроимпульсов, то для получения вычитающего счетчика (асинхронного) входы «С» последующих тригеров соединяются с прямыми выходами предыдущих так же, как в счетчике прямого счета, построенного на JK-триггерах.

Работу вычитающего счетчика на D-триггерах иллюстрирует рис. 20, б, из которого следует, что после нулевого состояния всех триггеров (с приходом первого синхроимпульса) они устанавливаются в состояние «1». Поступление второго синхроимпульса приводит к уменьшению этого числа на одну единицу и т. д. После поступления восьмого импульса все триггеры снова обнуляются и цикл счета повторяется, что соответствует модулю М = 8.

В некоторых случаях необходимо, чтобы счетчик мог работать как в прямом, так и в обратном направлении счета. Такие счетчики называются реверсивными. Реверсивные счетчики могут быть как асинхронного, так и синхронного типа. Они строятся путем применения логических коммутаторов (мультиплексоры) в цепях связи между триггерами. Так, например, асинхронный реверсивный двоичный счетчик можно построить, если обеспечить подачу сигналов с прямого (при суммировании) или с инверсного (при вычитании) выхода предыдущего JK- или Т-триггера на счетный вход последующего. В случае, когда реверсивный счетчик строится на базе 
D-триггеров, управляемых передним фронтом, при получении режима прямого счета следует соединить инверсный выход предыдущего со счетным входом последующего триггера.

 

 

Рисунок 20

 

Все рассмотренные типы счетчиков могут быть использованы в цифровых устройствах «умеренного» быстродействия, когда частота следования синхроимпульсов не превышает критического значения, при котором время задержки установки триггеров последних (старшие) разрядов счетчика становится соизмеримым с длительностью периода входных тактовых импульсов. В связи с этим асинхронные счетчики строятся на относительно небольшое количество разрядов, так как при бо́льшем количестве разрядов выходные сигналы триггеров старших разрядов появляются позднее, чем управляющие фронты синхроимпульсов (поступающие на вход первого триггера).

  1.  Делитель частоты.

В качестве делителей частоты можно использовать асинхронные и синхронные счѐтчики с равным, требуемому коэффициенту деления, числом устойчивых состояний.

При использовании асинхронных счѐтчиков необходимо предусмотреть сброс схемы в первоначальное состояние после отсчѐта требуемого числа импульсов входного сигнала.

Путѐм каскадного соединения нескольких схем можно получить делители частоты с различным коэффициентом деления. Соединенные последовательно два делителя позволят получить сигнал с частотой в четыре раза меньшей, чем входная. Трехкаскадный делитель (три последовательно соединенных D-триггера) дадут деление на восемь. Четыре каскада будут делить на шестнадцать. И так далее.

На рисунках 21 и 22 изображены схемы четырехкаскадного делителя частоты на D- триггерах.

Рисунок 21 Четырѐхкаскадный делитель на D-триггерах (вариант)

Рисунок 22 Схема делителя (а) и временные диаграммы (б)

  1.  Генератор чисел

На базе кольцевых счетчиков можно реализовать генераторы различных двоичных чисел. Вывод генерируемых чисел можно осуществлять как в параллельном, так и в последовательном коде.

В качестве примера рассмотрим работу трехразрядного (очевид-но, что количество разрядов может быть и более трех) генератора чисел, реализованного на базе D-триггеров. Генератор чисел представим как совокупность трехразрядного регистра сдвига и комбинационного устройства КУ, выходной сигнал которого служит “источником” информации для регистра сдвига (рис. 23). Входными переменными КУ являются выходные сигналы разрядных триггеров регистра сдвига Q0, Q1, Q2. Цикл повторения чисел определяется 2m - тактами синхросигнала (максимальный цикл). В таблице состояний генератора чисел использованы (рис. 24, а) следующие обозначения: Nп - десятичный эквивалент двоичного числа, реализуемого в параллельном коде; D - функция аргументов Q0, Q1, Q2. Эту функцию можно рассматривать как последовательный код. Для получения минимальной дизъюнктивной формы записи функции D построим карту Карно (рис. 24 б).

Рисунок 23. Структурная схема трехразрядного генератора чисел на D - триггерах

Рисунок 24. Таблица состояний а) и карта Карно  б) трехразрядного генератора чисел

Схема комбинационного устройства содержит три элемента конъюнкции и один элемент дизъюнкции (рис. 25). При построении схемы КУ дополнительные инверторы не потребуются, т.к. триггеры регистра имеют как прямые, так и инверсные выходы.

Использование регистров сдвига в кольцевых схемах представляет практический интерес, так как его структурные схемы состоят из повторяющихся триггерных цепей, обладают наращиваемостью и пригодны для различных применений.

Рисунок 25. Схема комбинационного устройства – формирователя управляющих сигналов генератора чисел.

Пензенский государственный университет

Кафедра: «Наноэлектроника и микроэлектроника»

Реферат

По курсу «МС и СТ»

Выполнил: ст.гр. 11ЕЮ1

Горшков С.

Проверил: Вареник Ю. А.

2014г

СОДЕРЖАНИЕ

1.Бистабильная ячейка…………………………………………………………………….3

2.Триггер……………………………………………………………………………………5

  2.1 Асинхронный RS-триггер………………………………………………………..5

  2.2 Синхронный RS-триггер…………………………………………………………7

 2.3 Синхронный JK-триггер………………………………………………………….9

2.4 Синхронный D-триггер……………………………………………………………..…12

3.Счетчики…………………………………………………………………………………18

4.Делитель частоты………………………………………………………………………..22

5.Генератор чисел…………………………………………………………………………23


 

А также другие работы, которые могут Вас заинтересовать

80534. Культура українських земель XIX ст. Національно-культурне відродження 917.5 KB
  У XIX ст. розвиток української культури обумовлювався підпорядкуванням українських земель двом імперіям – Російській та Австро-Угорській. Обидві імперії були багатонаціональними, з титульною (панівної) нацією. І Росія, і Австро-Угорщина проводили колонізаторську політику
80535. Культура українських земель ІІ пол. XIX- поч. ХХ ст 910 KB
  Криза феодального ладу в Російській імперії заглиблювалася повільно, революційна ситуація ще не дозріла. Тому діяльність частини української інтелігенції відбувалася в руслі російської культури. У Росії XIX ст. панувала думка, що український народ...
80536. Культура Київської Русі 1.59 MB
  Культура Київської Русі. В епоху Київської Русі IXXII ст. була створена яскрава і самобутня культура її основою став економічний і духовний розвиток Русі освоєння досягнень інших словянських країн і Візантії. Писемність у Київській Русі стала відомою в Х ст.
80537. ОРГАНІЗАЦІЯ ПОСЛУГ КОМУНІКАЦІЇ 49 KB
  Транспорт - це засіб пересування, за допомогою якого можна добратися до туристичного центру. Це може бути літак, теплохід, поїзд, туристичний автобус, автомобіль та ін. Значну частину витрат вартості турпакету складають витрати на перевезення. Чим більш комфортабельний і швидкісний вид транспорту використовується, тим вища вартість подорожі.
80538. ОРГАНІЗАЦІЯ ПОСЛУГ РОЗМІЩЕННЯ 174 KB
  До найбільш розповсюджених у міжнародній практиці форм управління підприємствами гостинності відносяться: управління за контрактом; управління через договір франчайзингу; оренда. В індустрії гостинності поширення й інші організаційні форми управління акціонерні товариства T спільні підприємства СП синдикати консорціуми і т. що відрізняються змістом й пропорціями функцій структурою і ступенем централізації управління. Управління за контрактом Однією з основних форм управління підприємствами індустрії гостинності що...
80539. ОРГАНІЗАЦІЯ ПОСЛУГ ХАРЧУВАННЯ 113.5 KB
  Сутність і соціальноекономічна значущість харчування у сфері туристичних послуг. Соціальнопросторова модель організації послуг харчування. Сутність і соціальноекономічна значущість харчування у сфері туристичних послуг Дядечко Л.
80540. ОРГАНІЗАЦІЯ РЕКРЕАЦІЙНИХ ПОСЛУГ 84 KB
  Поняття рекреаційних послуг Реформування суспільного виробництва зміна характеру праці збільшення вільного часу поліпшення екологічної ситуації та багато інших процесів визначають значні масштаби розвитку сфери рекреації. У звязку з цим виникла необхідність уточнення поняття рекреації та визначення її ролі у соціальноекономічному розвитку регіону. В одних випадках аналізується розвиток ок ремих типів рекреаційних обєктів в інших – досліджується функціонування певних підсистем а ще в інших – визначається стан і шляхи розвитку визна...
80541. Туристична послуга як основна складова сфери послуг 383 KB
  Туристична послуга – основна складова сфери послуг. Структура предмета його звязок з іншими навчальними дисциплінами Рекреаційна діяльність безпосередньо впливає на економіку регіону та держави через споживання рекреаційних послуг.
80542. СЕГМЕНТИ СФЕРИ ТУРИСТИЧНИХ ПОСЛУГ 63.5 KB
  Переважно це: Послуги по розміщенню туристів; Комунікативні послуги в т. по переміщенню туристів різними видами транспорту; Послуги по забезпеченню туристів харчуванням; Послуги спрямовані на задоволення рекреаційних і культурних потреб туристів; Послуги спрямовані на задоволення ділових інтересів туристів; Послуги торгових підприємств: продаж різних сувенірів та інше; Послуги по оформленню документації оформлення віз закордонних паспортів. Сутність туристичних послуг Послуги розміщення це конкретний готель який пропонується...